低功耗设计的新方法

虽然摩尔定律继续推动功能尺寸的减小和复杂性，但围绕物联网垂直市场，整个行业的一个独立部分正在成长。虽然这两个世界在许多方面可能不同，但它们有一个共同点——低功耗设计对成功至关重要。

在这些市场中，甚至在同一个市场中，工程团队如何最大限度地降低功率，可能是非常不同的。至少这个世界的一部分将由超低功耗传感器网络和具有“收集”功能的mcu提供能量收集。还有一些重点是“相关”功能中的节能数据中心cpu。

这在很大程度上证明了这些技术背后工程师的创造力，其中一些最大的创造力来源出现在RTL和超低功耗流的系统级创新中。RTL副总裁兼总经理Vic Kulkarni表示，这包括物理和时间感知RTL模型以及最佳实践方法，以实现更好的功率分析和可预测的RTL门精度，从而使RTL设计师可以充满信心地做出设计决策有限元分析软件．

有许多技术和工具可以用来实现这些目标，包括:

•计算时钟门控，使用时钟门控效率指标;
•块级和架构功耗降低指导;
•更有效地分析RTL热点问题的根本原因;
•引导功率降低，和
•为现实应用场景计算RTL功率配置文件，例如4K视频流的操作系统和固件启动。

Krishna Balachandran，产品管理总监节奏他说，低功耗设计的各个方面都表现出了创造力的爆发，从系统级开始，一直延伸到门级。

Balachandran说:“工程团队试图通过建筑技术来节省电力，他们使用了不同种类的专业IP，他们还使用了EDA工具，可以预先预测电力，这样他们就可以调整它，然后使用EDA工具来优化电力。”“他们在创建可能使用更低功耗的电池库方面很有创意，所以在标准电池级别上有一些定制设计的电池。最后，还有工艺节点技术，不是来自用户方，而是来自铸造厂。晶圆代工厂专注于通过SOI等技术降低泄漏功率，并将一些已建立的工艺节点后移植，因为许多物联网设备正在使用这些节点(40或65nm节点)。代工产品可以提供低泄漏和低功耗的过程，这是降低功耗的另一个创意方面。”

他指出，在过去，并没有太多关注降低连接到电源的设备的功率。例如，一个电器可能会消耗相当多的电力，但这仍然被认为是可以接受的。随着智能能源设计的出现[更多关于幻影电力的话题，请参阅“追逐幻影力量以及欧洲国家采用要求极低能耗的标准，这将变得更加重要。

这不是一个简单的决定
在设计团队如何处理低功耗/节能设计方面，Alan Gibbons，在Synopsys对此他指出，选择和实施电源管理策略和低功耗设计技术总是涉及一系列的权衡，无论是性能、面积、设计进度、工作量、成本或风险。

“提高能源效率总是要付出代价的，设计团队的挑战是确定什么样的能源效率水平是可以承受的。例如，实现一个完整的动态电压和频率缩放(DVFS)解决方案可以为平台节省大量能源，但这不是一个简单的系统设计问题，通常需要集成复杂的软件组件，用于工作负载监控和预测、高端电压调节、精细的低功耗实现，包括智能逻辑分区以优化DVFS回报(例如，逻辑与内存的电压净空间)，以及严格的多角签出方法。对于这种程度的努力，设计团队需要相当确定他们所瞄准的硅工艺在能源效率方面的回报，”吉本斯解释说。

这就提出了功率描述的主题，以及与理解一个IP执行一组任务究竟消耗了多少功率(能量)相关的挑战。“一块硅的使用方式绝对决定了它的能源消耗，如果我们希望投入时间、金钱(并承担相关风险)来采用详细的系统电源管理策略和政策，那么我们必须首先很好地了解这块IP在集成到一个在完整或具有代表性的工作负载下运行的平台时的行为(从电源的角度)，”Gibbons继续说道。

他说，类似的挑战与关闭(RFTS)和系统电源管理的偏差方法有关。在许多情况下，决策的战略重要性和技术重要性一样重要，必须有良好和准确的数据才能做出决策。

此外，工程团队可能会认为，采用某些电源管理风格的成本和风险根本不值得，因为硅的使用方式存在不确定性。吉本斯说:“一些硅工艺比其他工艺更适合某些电源管理技术，因此在设计流程的早期就可以忽略特定的方法和技术。”“如今，进度压力继续主导着大多数前沿设计，所以经常听到设计团队采取‘目前足够好’的方法来进行电源管理，使用技术来提供令人满意的功率数字，而不是为了节省宝贵的进度时间并降低风险。”

低功耗设计的下一件大事
虽然已经了解了很多，但在电力方面仍有很多需要解决的问题。

吉本斯指出了自动化和知识产权开发的一些机会领域，这些领域目前已经被应用于一些先进的手工设计中:

节能建筑开发。Gibbons表示，对于低功耗IP的物理实现，已经有了非常好的解决方案，现在的重点正在转向探索各种架构，以在热节流环境中实现功耗和性能的最佳平衡。与此同时，选择一种适合这项工作的节能建筑是一个复杂的过程。它要求IP组件的功率抽象能够平衡仿真速度(抽象/细节)和精度(mW)。需要功率模型来提供“与需要的一样好”的准确性，以进行智能架构的权衡。此外，功率-热挑战最好在系统级设计中解决，其中有必要的自由度来根据适合任务的功率数据做出这些智能决策。

软件是能源消耗之王。一个平台的使用方式决定了它的能源消耗，因此，当涉及到能源效率时，认识到软件为王是很重要的。无论硬件多么节能，如果软件不能正确使用它，那么时间就浪费了。必须对软件团队进行教育，使他们认识到开发节能平台的重要性，并且必须向他们提供能够交付节能软件的工具和方法。

保证金．由于图书馆数据的边际过于悲观，在试图满足最坏情况的硅角方面仍然浪费了相当多的精力。虽然通过消除大部分边际来调整能源效率的能力可以带来可观的能源节约，但在过去几年里被吹捧的各种边际降低技术的真正商业成功还有待观察。

近门槛计算．随着这种设计范式得到越来越多的关注，商用硅开始采用它，特别是在性能不如电池寿命或整体系统功率重要的应用场合。

从Balachandran的角度来看，下一个需要解决的重大电力问题之一涉及混合信号设计。随着这些设计中数字内容的增加，它们正变得更加优化。

“低功耗正在成为混合信号的代名词，反之亦然，因为该领域的应用类型，如可穿戴设备或物联网设备，其中许多都是混合信号设备，”他说。“我们看到工程团队在他们的设计流程中并不擅长数字，现在他们正在讨论如何在数字方面降低功耗。他们正在使用越来越多的专业EDA工具来计算功率，以及如何进一步降低功率。”

Balachandran指出了工程团队在混合信号设计中对电压方面的研究。“他们不是在Vdd的正常工作模式下操作晶体管，而是大幅降低电压，并试图在晶体管曲线的膝盖处操作。在曲线的膝盖处，动态功率下降了很多但泄漏功率却上升了很多?现在你必须非常有创意地设计你的电路。你必须以一种非常稳健的方式设计它们，在这种情况下，设计规则会颠倒过来。”

在电压领域，Kulkarni指出，FOM(性能图)延迟的灵敏度在700mV操作下急剧增加，并向14nm技术节点移动，几十mV的噪声边缘降低和更高的动态噪声(di/dt)现在对2GHz工作频率以上的设计提出了重大挑战。“需要创新技术才能在极低的功耗下可靠地运行。对于远离数据中心的CPU来说，占空比非常低，这为降低功耗提供了机会，例如在不使用时将门关闭。然而，可能需要创新的设计技术来保持低功耗模式，从而在状态机和内存中保留数据。”

像吉本斯一样，他强调了接近阈值和低于阈值的计算是机会领域。“工作在阈值附近的mosfet将需要更长的时间来驱动负载，并可能导致定时故障，因为近阈值器件中存在非线性波形。今天的时序工具假定延迟是rc主导的，但在接近阈值电压时，栅极延迟主导时序。此外，亚阈值电路对Vth的变化非常敏感，由偏置温度不稳定引起的微小漂移都可能导致逻辑故障。需要创新技术来设计具有三到四级的物理单元库和IP，特别是那些带有传输门的单元库和IP，这些单元库和IP在使用接近阈值的电源电压时往往会出现问题。当Vdd低于阈值时，动态功率和静态功率都会下降。但是，有一个最小工作点在200 mV左右物联网能量收集应用，低于此值电路停止工作。

Kulkarni提到了Ambiq Micro最近在超低功耗mpu上的创新。“亚阈值电路不是使用一直‘开’的晶体管，而是使用‘关’晶体管的漏电来进行数字和模拟域的计算。由于大多数计算只使用漏电流，系统总功耗可以大大降低。”

还有什么可以讨论的?
目前，超低功耗流的功耗分析和降低技术依赖于设计人员的验证测试平台或不切实际的无矢量技术，因此能够分析现实场景(如OS和固件启动)的RT级别的功耗，以及使用模拟器驱动的流媒体波形的4K视频流，已经成为管理和降低功耗的重要第一步。

与此同时，Kulkarni表示，在提出针对功率的测试台架来分析和降低复杂soc的功率方面有很多创新，这对于现场设备操作来说更加现实，并且超越了设计师的验证测试台架。

虽然低功耗设计在移动市场站稳了脚跟，但由于有限的电池寿命和热问题，如今它正在进入更多的地方。创造力以及新技术和工具的爆发就是一个证明，大多数专家认为这一趋势在未来只会变得更加普遍。