SEMulator3D如何用于研究先进DRAM工艺中呈现摆动AA剖面的微加载和制造变动性。
在一个DRAM结构，电容型存储单元的充放电过程直接由晶体管[1]控制。随着晶体管尺寸接近物理可实现的下限，制造变异性和微负载效应越来越成为DRAM性能(和成品率)的关键限制因素。晶体管的AA(有源面积)尺寸和外形是影响先进DRAM产量和性能的重要因素。在本研究中，我们将演示如何进行SEMulator3D可用于研究先进DRAM工艺中的微加载和制造变动性，该工艺表现出摆动的AA剖面[2]。
摆动AA配置文件几乎可以在领先DRAM制造商生产的所有商业化DRAM产品中找到。摆动的AA轮廓不仅表现出摆动的中心线，而且在切割区域附近的区域也表现出CD差异(见图1)[3,4,5]。
图1:来自三个不同制造商的1x DRAM器件AA剖面的平面视图[4,5,6](图片来源:TechInsights)。
图2给出了晶体管翅片蚀刻过程的简要说明。在翅片(AA)干蚀过程中，侧壁将被腐蚀副产物钝化，并呈现出锥形侧壁轮廓。由于从点A周围的区域需要去除的Si比从点B周围的区域要多，因此会消耗更多的试剂，并且在点A周围会产生比点B周围更多的副产物(见图2(B))。最后，位置A附近的侧壁钝化在翅片蚀刻后显示出比位置B附近更锥形的侧壁轮廓(见图2(c))。这个过程创建了所描述的摆动AA配置文件效果。
图2:翅片蚀刻过程中摆动的AA剖面示意图(a)蚀刻前的硬掩模俯视图，(b) a点和b点的模式依赖蚀刻对比，(c)翅片蚀刻后的俯视图。
SEMulator3D提供了一种基于二维接近函数的伪三维模式依赖建模方法。通过使用这种模式依赖建模技术，我们可以创建一个DRAM设备的3D模型，并模拟一个摆动的AA配置文件。图3展示了在SEMulator3D中进行的DRAM仿真的布局设计、依赖于模式的掩模、3D结构和平面视图。将图3(d)与图1(c)进行比较，可以观察到类似的摆动AA剖面，表明该模型正确地反映了真实的硅制造结果。图4显示了不同翅片高度的AA剖面，突出显示了结构底部的摆动比设备顶部的摆动严重得多。
图3:(a)布局设计，(b)由硬掩模生成的PDE掩模，(c)翅片蚀刻后的3D结构，(d)在翅片中间使用平面切割所见的AA剖面。
图4:不同翅片高度的AA剖面(a)字线三维切面，(b)字线截面切面，(c)翅片顶部三维切面，(d)翅片中部三维切面，(e)翅片底部三维切面。
在有埋字线的DRAM单元中，晶体管通道位于翅片中部附近，那里的摆动轮廓比翅片顶部更严重(见图4 (c)和(d))。因此，由于侧壁钝化，通道下的最终鳍片CD将会大得多。
图5:电容触点形成后的DRAM结构，(a)三维视图，(b)单器件切分，(c)沿翅片切分和端口定义。
为了评估摆动AA轮廓对设备性能的影响，在SEMulator3D中建模了0.1、2.5和5度的侧壁角分割，以模拟不同程度的AA摆动。从全回路DRAM结构中切割出一个单独的器件来执行电学分析(见图5(b))。在SEMulator3D中分配电端口(源端口、漏端口、栅极端口和子端口)以收集电测量数据(参见图5(c))。然后使用SEMulator3D中内置的漂移扩散求解器来计算由于不同摆动AA剖面而可能导致的电性能变化。
图6显示了在不同侧壁角度下计算的鳍片内的离态泄漏电流分布。大多数泄漏电流集中在翅片中心(所有侧壁角)，远离栅极金属，不受栅极电场的强烈控制。由于在较胖的鳍片(在较大的侧壁角)中栅极的可控性减小，泄漏电流密度在较胖的鳍片中要比在较薄的鳍片中高得多。
图6:不同侧壁角分叉处从翅片表面到翅片中心的通道泄漏剖面。
在这项研究中，晶体管微负载的影响在一个先进的DRAM工艺分析和建模SEMulator3D．分析表明，在模式依赖蚀刻过程中引起的微载荷会引起AA剖面的摆动。这种微负载对器件的电气性能有很大的影响，特别是离态泄漏，这是决定DRAM单元数据保留能力的关键因素。
下载白皮书全文高级DRAM中振荡AA建模及其对器件性能影响的研究来了解更多。
参考文献
|
|
|
|
|
|
|
|
|
|
留下回复