未来的记忆会是什么样子,我们如何到达那里?
摩尔定律已经推动了半导体产业的增长几十年了。但随着规模的复杂性增加,延长摩尔定律的经济学是成为一个挑战。
一个例子说明的挑战保持摩尔定律的经济效益是集成电路芯片的难度模式。今天,这需要一个昂贵的光刻扫描仪,一个复杂的间隔和硬掩模堆栈电影使用CVD / ALD沉积,精密蚀刻、化学清洗从传统平扫描仪,在气相腐蚀和湿化学清洗阶段。这些过程的变化大大增加整体芯片制造成本来维持高的小功能的完整性。
另一方面,对集成电路芯片的需求更高效的计算和高功能保持不变。这就造成了额外的向量的机会比传统的半导体行业。例子包括新颖的包装方案的集成电路功能,如高带宽和降低功耗,增强了RC瓶颈和提高可访问性等不同的功能芯片之间快速逻辑核心和高密度记忆库,并可以以更低的成本完成插入器和通过硅通过(TSV)。
此外,正在最大化系统的变化和设计IC芯片的功能来满足日益增长的计算需求更快连接大量的数据和极低的功耗。变化包括增加核的数量提供计算能力来支持复杂的同步计算,并添加具体功能芯片——图形和通信处理器主要的集成电路芯片,提供组合功能,提高每个芯片的整体性能。
然而,这些变化还从根本上使用相同的设备(CMOS和内存)和架构(数据访问通过内存和计算数字逻辑)依赖几何比例降低成本或增加功能。行业的逻辑问题答案是如果有上述以外的额外的机会帮助延续摩尔定律。
最近的进展在CMOS技术指向一些词形变化。关键在于越来越多的新材料,如应变硅,high-k闸极介电层和金属门有限公司金属互连,AlN蚀刻停止和铜屏障介电芯片被用于创建健壮的基本组件。这些材料添加现在必要维持摩尔定律为更多的功能以满足市场需求。
因此,模具有更多的空间来促进更大的功能来自于新材料?如果是这样,如何?一个选择是一个先进的CPU芯片高密度SRAM的高速集成更多的计算功能。SRAM是6 - 8的易失存储器技术,由晶体管。硅用于制造它们的面积相应大0.05哦214纳米技术相比,20纳米技术使用一个晶体管的DRAM硅面积为0.00362。这提供了一种节省十倍的硅区域如果一个晶体管的集成内存可以满足功能和成本的要求。然而,让这样的一个案例DRAM已被证明是相当昂贵,和DRAM刷新需求进一步影响整个芯片的功能。
此外,高集成的兴趣有Spin-Torque-Transfer-Magnetic RAM (STT-MRAM)的另一个可能使用一个或两个晶体管硅区域允许高密度内存来提高芯片的功能同时节省硅区域小增加集成成本。由于内存运行机制的变化,使用在STT-MRAM磁化,non-volatility可以用来增强整体计算。然而,这种带有新型磁性材料申请的要求沉积和蚀刻,为大批量生产是一个挑战。
低成本一直是动力DRAM和闪存很长一段时间,而这些设备的功能一直是相似的。DRAM成本降低的速度已经偏离了摩尔定律在一段时间内的生产成本大幅增加主要由于litho-driven小型化。此外,这个速度预计将进一步放缓在未来一年,可能会停滞不前。
与NAND Flash,主要设备,已经快速度每18个月翻倍密度为2 d NAND在2010年之前,和最近恢复了传统采用3 d NAND闪存。虽然没有显著的材料3 d NAND的变化过程中,使用相同的材料的难度已经升级。竖直维度用于缩放,结构性需求构成重大挑战过程,如沉积和高纵横比的腐蚀。1:1比例意味着竖直维度是一样的横向维度。对于3 d NAND闪存,这比正在50:1和100:1垂直扩展仍在继续。高纵横比的结构,在CVD过程中反应物典型/ ALD沉积和反应离子刻蚀过程需要长途旅行非常小空间产生反应。这使它更加困难的过程需要等离子体激活反应。
最后,随着计算机的发展,更多的权力高效的时代,处理器和内存之间的另一个长期存在的低效率需要解决。这提供了一个新的设备的机会出现。称为内存存储类设备,特点是结合DRAM的数据访问和数据保留NAND快,最近收到了很多关注未来的计算。虽然DRAM和NAND的集成在系统水平可以在一定程度上填补的空白,从根本上是不高效的成本,因为这两个记忆,而不是使用一个和一个额外的控制器。控制成本,一些快速的非易失性记忆如极化和ReRAM正在考虑与CMOS集成在3 d结构迂曲提供更低的成本和更高的性能比DRAM和NAND的结合。操作机制明显不同,新材料,如硫族化物相变材料,高贵的金属铱、铂和银,sub-stoichiometric过渡金属氧化物,一般用于产生记忆的更多权力高效运行。精确控制所需的材料因此制造业,如合金成分控制相变内存,OxRAM当地氧空位控制,金属离子漂移控制CBRAM。这些控制是进一步需要各种3 d结构其中极高的纵横比要求小说蚀刻溶液使设备集成。
|
|
|
|
|
|
|
|
留下一个回复