进化均衡技术在高速并行转换器达到延长

无情的对大量数据的需求加速高性能计算(HPC)的速度在高速以太网领域。反过来,这个升级,加强与设计相关的复杂性网络soc,包括交换机、网卡,retimers,可插拔模块。这样的增长正在加速对带宽的需求饥饿的应用程序从400克到800克,最终过渡到1.6 t以太网。并行转换器的数据速率,这个进化意味着从56克到112克增加到224克每车道。

56克并行转换器之前,信号的主要形式是不归零制(NRZ),它使用编码的二进制数据系列的高、低电压水平,没有回到零电压之间的水平。NRZ信号通常使用模拟电路由于其低延迟,使它适合高速应用。

然而,随着数据速率持续升级,也需要更先进的信号处理功能。数字电路开始优先考虑并行转换器设计从56克到112克到224克。数字信号处理(DSP)电路使先进的信号处理,如均衡,时钟和数据恢复(CDR)和自适应均衡,成为至关重要的在确保可靠的高速数据传输。此外,推动低功耗和小的外形更广泛的采用了数字串并收发器电路,消耗更少的能量,可以使用更小的晶体管,实现贷款高密度集成。

脉冲幅度调制与四层(PAM4)已经成为首选的信号的高速通信系统的方法,鉴于其每个符号能够传输更多的数据,其优越的能源效率。说,PAM4信号需要更复杂的信号处理技术来减少信号退化和噪声的影响,确保可靠的传输信号在接收机的复苏。本文深入探究了各种DSP技术用于PAM4并行转换器。

图1:PAM4 DSP 112 g和超越。

均衡、时钟恢复,和先进的DSP技术在PAM4并行转换器

均衡

平衡起着至关重要的作用在PAM4并行转换器DSP电路。均衡电路补偿信号退化引起的通道障碍如衰减、色散和相声。各种方法可以允许PAM4均衡的实现,如:

• 前馈均衡(FFE)
• 判决反馈均衡(DFE)
• 自适应均衡

前馈均衡(FFE)是一种均衡补偿信号放大或衰减降解特定频率成分的信号。FFE实现使用一个线性滤波器,该增强或减弱信号的高频分量。FFE电路使用一个均衡器抽头调整滤波器系数。敲击的次数决定了滤波器的复杂性和其补偿通道障碍的能力。FFE可以弥补渠道障碍,如衰减,色散和相声。然而,企业不是有效地减轻传输干扰(ISI)。

判决反馈均衡(DFE)是一种更高级的均衡补偿信号退化引起的三军情报局,这种现象从以前的信号的能量干扰当前的符号象征,造成失真。教育部通过减去估计的信号从接收到的信号,抵消了三军情报局。DFE电路使用前馈和反馈水龙头估计和消除ISI。水龙头的反馈补偿造成的失真前的象征,和前馈水龙头弥补造成的畸变电流的象征。虽然价值有效地减轻ISI,它需要比企业更复杂的电路。

自适应均衡技术,自动调整均衡系数根据信道的特征。采用一种自适应算法,它估计信道特性和更新均衡系数优化的信号质量。自适应均衡电路使用训练序列来估计信道响应和调整均衡器系数。电路可以适应不断变化的信道条件下,使其有效地减轻各种通道障碍。

时钟和数据恢复(CDR)

时钟和数据恢复(CDR)是另一个重要的函数PAM4并行转换器DSP电路。CDR电路的任务包括从传入的数据流中提取时钟信号在接收端同步数据。PAM4,时钟提取工艺提出了一个挑战由于数量增加的信号转换,很难区分时钟和数据。不同的技术,如锁相环(PLL)和迟延锁定环(DLL)可用于PAM4 CDR。

锁相环是一种锁的技术振荡器频率的输入信号的频率。锁相环的输入信号之间的相位差和振荡器和调整振荡器的频率与输入信号的频率相匹配。锁相环电路使用压控振荡器(VCO)和相位频率检测器(PFD)产生时钟信号。在PAM4并行转换器,PLL-based CDR是更为常见的选择由于其噪声鲁棒性和更好的抖动性能相比DLL-based同行。

另一方面,DLL的时差是一种措施的技术输入信号和参考信号和调整阶段的输入信号与参考信号一致。DLL电路使用延迟线和相位探测器(PD)产生时钟信号。DLL-based CDR较少用于PAM4并行转换器由于其易受噪声和严重的抖动性能而PLL-based CDR。

先进的DSP技术

最大似然序列检测(MLSD)是一种用来改善信号质量,减轻信道障碍在高速通信系统需要很长时间到达。MLSD,数字信号处理技术,利用统计模型和概率理论来估计接收信号的传输数据序列。

MLSD是通过生成所有可能的数据序列与接收到的信号进行比较找出最可能的传播序列。MLSD算法使用信号和信道的统计特性来计算每个可能的数据序列的可能性,和最高的序列可能是选为估计数据序列传播。

而MLSD是一个复杂和计算量的技术,需要大量的处理能力和内存,它可以提供显著的改善信号质量和传输性能。尤其如此与高噪声通道,干扰和分散。

图2:需要MLSD:通道图书馆40 + dB IL平衡的224 g并行转换器。

有一些变异的MLSD,包括:

• 维特比算法
• 决策反馈序列估计(DFSE)
• Soft-Output MLSD

维特比算法,一个受欢迎的MLSD算法,使用一个格子图生成所有可能的数据序列,找到最可能的序列。维特比算法可以提供性能优良与温和的噪音和ISI渠道,但它可能遭受严重通道误差传播的条件。

DFSE,另一个MLSD算法,使用的反馈决定输出序列来提高估计精度。DFSE可以提供更好的性能比通道的维特比算法高ISI和相声,但它需要更复杂的电路和更高的处理能力。

Soft-Output MLSD MLSD的变种,提供传输数据序列的概率估计。当选举委员会的技术,如LDPC相结合,它可以提供系统的纠错性能上的显著改善。尽管Soft-Output MLSD需要额外电路生成软决策,它可以提供显著的好处而言,信号质量和纠错能力。

前向纠错技术

前向纠错(FEC)技术,除了DSP的方法,添加冗余数据传输信号,在接收端检测并纠正错误。选举委员会是一种有效的技术来改善信号质量,确保可靠的传输。可以使用一些选举委员会的技术,包括Reed-Solomon (RS)和低密度奇偶校验(LDPC)。

RS是一块代码选举委员会的技术,增加冗余数据传输信号检测并纠正错误。由于其简单、效率和健壮的纠错功能,RS是一种广泛使用的选举委员会的技术在PAM4并行转换器。LDPC的手,是一种更高级的选举委员会的技术,它使用一个稀疏奇偶校验矩阵。

定义未来的224 g并行转换器:关注PAM4 MLSD DSP

总之,IEEE 802.3 df工作组和光学网络互连论坛(OIF)财团的重点是224 g的定义接口。达到224克,模拟前端带宽增加了2 x为PAM6 PAM4或1.5倍。对ADC的需求与改善精度和减少噪音是必需的。需要加强均衡补偿额外的损失由于更高的奈奎斯特频率,与更多的龙头企业和教育部。MLSD先进的DSP将提供重要的改善信号质量和传输性能在224 g。MLSD算法,包括维特比算法、DFSE Soft-Output MLSD可以用来提高序列估计精度并降低通道障碍如噪声、干扰和分散。然而,随着MLSD算法重要的处理能力和内存需求,仔细考虑在选择先进的DSP将有助于性能之间取得平衡,力量,延迟在C2M和电缆连接的主机应用程序。

在许多代高速并行转换器Synopsys对此一直并行转换器IP开发的最前沿,扮演着一个不可或缺的重要角色在定义PAM4解决方案与DSP 224 g。Synopsys对此有一个silicon-proven224 g以太网解决方案,客户可以参考成功实现自己的硅。Synopsys对此提供了一个完整的解决方案与以太网PHY 224克、pc和MAC的专家级的支持可以使客户的生活更容易通过减少总体设计周期和帮助他们把他们的产品更快进入市场。