作为PCIe或USB接口使用高速扫描端口来提高测试性能,允许测试。
集成电路测试的基本挑战已经很长一段时间。所有测试的核心策略是可控制性和可观测性。首先,控制芯片的状态与已知的测试向量,然后观察芯片,以确定是否展品良好的或错误的行为。多年来有很多创新,使所需的芯片测试更容易处理。多亏了EDA社会创新,可测试性设计(DFT)和自动测试模式生成(生成)带来财富的方法集成电路测试的挑战。
这些方法的主要扫描测试。在这里,普通拖鞋被扫描的人字拖,有双重目的。在正常操作中,他们作为其他任何失败。启用扫描模式时,然而,这些设备形成一个链,允许测试向量被转移到电路、基本电路的状态设置为已知值。这个地址的可控性部分测试的挑战。这些次失败然后恢复正常操作允许电路处理已知的数据。然后扫描模式重新启用,内部数据值改变的检查电路的主芯片的输出端口。这个处理的可观测性部分测试的挑战。
简单而优雅,scan-based设计有两个基本的局限性。首先,这个过程可能是缓慢的,需要许多时钟周期扫描的数据然后扫描观察。记住,你正在运行这些测试在生产测试人员。这些都是非常大的和昂贵的设备和每一秒的使用增加了额外的成本。第二个问题是负担的I / O子系统的筹码。扫描设计需要大量的额外的针,和芯片I / o通常是供不应求。所以,支持扫描模式的额外开销很多芯片I / o可以麻烦。
还有第三个缺点与当前相对较新的方法。在之前的文章中讨论芯片测试不再是交付时停止。与硅电池生命周期管理(SLM)在上升,从芯片收集数据贯穿其生命。这里描述的扫描测试方法依赖于大量的特殊设置由IC测试仪。设备不可用。
这些问题的新方法是隐藏在普通的场景。I / O瓶颈在几乎所有的设计,所以高速协议已成为一种流行的方式来减少这个问题。几乎所有芯片作为PCIe或USB接口。这些高性能端口支持各种I / O的需求。如果这些端口成为新的扫描端口设计向前发展吗?测试性能会提高(和成本会下降),销电子将变得更加简单和对芯片的测试功能的访问将会容易得多。还有另一个潜在的成本优势通过梳理扫描测试和系统级测试。下图说明了创建另一个模式的基本方法对车载作为PCIe接口。
图1:新的测试访问电子产品
Synopsys对此TestMAX家族今年3月推出的测试产品。它代表行业最全面的测试解决方案,解决生产测试需求以及快速发展的汽车和其他功能在系统测试要求的安全相关的应用程序。这个平台提供了一个广泛的测试支持,如下所示。
两部分的平台,TestMAX SLT和TestMAX啤酒使这种革命性的新方法来扫描测试。让我们来看看这是如何工作的。
图2:TestMAX平台
首先,TestMAX SLT生成前所述芯片上的接口之间现有的高速接口(HSIO,例如,USB,作为PCIe)和DFT逻辑,通常由扫描和压缩功能。HSIO TestMAX啤酒然后提供软件接口类似于软件设备驱动程序。它使操作系统文件I / O之间的通信和软件层驱动主机HSIO。下图说明了完整的端到端,双向路径。
图3:一个新的方法来扫描测试
这种方法的好处包括:
我们很兴奋的新范式IC测试,相信将减少测试成本的同时提高质量。我们也与测试领导人效果显著和Teradyne工作,确保顺利部署这项新技术。
我想留给你一项思考关于这种新方法。这里描述的高速接口非常普遍和支持他们的标准是明确的。一个普遍的标准的副产品之一是很多关注,有时从错误的地方。所以,这些接口可以被黑客攻击的目标。配置建议,如果启用,可以创建访问详细的功能在芯片——在错误的手不是一件好事。
然而,你不应该担心太多。Synopsys对此有一个计划来解决这些问题,我会在我的下一篇文章。与此同时,你可以了解更多TestMAX SLT这里和TestMAX啤酒在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复