Verdi自动调试系统中的波形重用可以减少SoC设计的调试周转时间。
设计和验证重用是每个现代芯片开发工作的核心。一个具有数十亿个门的芯片上系统(SoC)项目不可能在合理的时间内完成，除非利用先前项目和商业知识产权(IP)产品的区块。这些可重用的块本身的开发具有挑战性，因为它们与前几代芯片一样大而复杂，而且它们也可能依赖于重用来满足苛刻的时间表。尽管设计重用并非没有挑战，但它得到了很好的理解并被广泛采用。然而，验证重用通常是非常有限的，特别是在芯片层次结构上下。这在调试设计时造成了复杂性，并可能延迟产品发布。本白皮书讨论了这些挑战，并介绍了Synopsys Verdi自动调试系统中波形重用的新技术，该技术可以将调试周转时间(TAT)减少10倍，从而缩短SoC设计的结果时间(TTR)和上市时间(TTM)。
点击在这里继续阅读。注册要求。
|
|
|
|
|
|
|
|
|
|
留下回复