模拟问题的增加

模拟和混合信号设计一直都很困难，但最近的一项调查表明，由于ASIC内的模拟电路超出了容忍度，该行业在过去一年中出现了显著增加的故障。

是什么导致了失败的激增?这只是数据中的一个小故障，还是这些问题是真实存在的?答案很复杂，并且在很大程度上依赖于模拟调优。

图1:导致ASIC重旋的缺陷。资料来源:威尔逊研究公司和西门子旗下的Mentor公司

西门子Mentor的AMS验证高级产品经理Sathish Balasubramian说:“模拟调优意味着你需要非常清楚模拟电路的性能，考虑到整个系统的环境，你需要在硅中实现。”“这需要非常接近你从硅中得到的。”

Mentor的首席科学家Harry Foster分析了Wilson Research/Mentor的调查结果，以确定这种峰值是否仅限于最新技术节点的设计，还是更广泛地存在。结果表明，虽然7nm或以下是遇到问题的人最常见的答案，但它只占大约16%。几乎所有的节点，包括150nm及更大的节点，都出现了这种类型的故障。

第二个探索领域是，这些问题是在大型设计中出现的，还是在小型设计中出现的。结果可以在下面的图2中看到，但它清楚地表明，尽管所有设计尺寸都在经历与模拟调优相关的问题的增加，但最大的百分比涉及最大的设计。

图2:根据设计尺寸调整模拟电路缺陷。资料来源:威尔逊研究公司和西门子旗下的Mentor公司

这个数字可信吗?Cadence高级产品经理Art Schaldenbrand表示:“跟踪模拟设计方法进展的一种方法是，与其他元素相比，设计中模拟元素导致的现场故障的百分比。“在最近的VLSI测试研讨会上，据报道，95%的现场故障是由于设计中的模拟元素。模拟很难。模拟设计的挑战越来越大，模拟元素对设计的影响也越来越棘手。此外，模拟设计人员的压力也越来越大。降低模拟功率比降低数字功率需要更多的时间。这是因为我们必须重新构建我们在模拟中所做的事情，以实现这一目标。”

所有尺寸和技术节点的设计都在模拟中遇到越来越多的问题。Mentor的巴拉苏布拉米安表示:“asic正变得越来越复杂，主要受到两个领域的驱动。“其中之一将是向高级节点的迁移。但最大的驱动因素是复杂混合信号设计的数量正在增加。这主要是由于公司试图优化区域足迹，在同一技术节点中包括模拟。每个人都试图迁移到单个基板或单个技术节点。这本身就带来了很多挑战。当团队需要接触模拟设计，或者接触高级节点的一些影响时——比如较低的阈值，比如在寄生方面非常讲究——他们不能做一个原理图模拟，然后说一切都正常。”

该行业的一个重要增长领域来自物联网设备。Synopsys模拟和混合信号应用工程经理Farzin Rasteh表示:“当你看到移动设备、物联网或手持设备时，你会发现更多的模拟组件。“你将得到锁相环、射频和高频调制电路。你会发现充电泵和运算放大器。所有这些设备都有传感器，本质上是模拟的。”

新的节点意味着更多的问题。“在最新的技术节点上，有新事物需要学习，需要时间来充分理解它们，并将这些新效应纳入工具和模型中，”弗劳恩霍夫IIS自适应系统工程部高级混合信号自动化集团经理本杰明·普劳奇(Benjamin Prautsch)说。“例如，在最新的节点上，可变性很难建模。当出现许多根效果时，寄生提取变得更加困难，并且需要时间来隔离依赖布局的效果，这可能会加剧寄生问题。”

其中一个新问题就是噪音。Balasubramian表示:“台积电曾发表论文称，将模拟设计移植到更高技术节点或先进技术节点存在自身的挑战。“最好的情况是一切顺利，你可能很幸运。要做到这一点，你可能有很高的利润率。在大多数情况下，这将导致性能下降。但最坏的情况是它不起作用。”

当你把噪音和可变性结合在一起时，情况会变得更糟。Synopsys的Rasteh说:“想想电压调节器或电荷泵，它们为数据路径提供电力。“如果有变化，如果有噪音怎么办?”这些噪音是如何在信号和时钟的计时中表现出来的，而这反过来又可能导致故障?在这些小的几何图形上，在这些高频率上，每一皮秒都很重要的地方，存在什么类型的因果关系?这些事情通常会导致失败。”

有些问题会导致芯片失效，但还有其他原因可能需要重新旋转。Synopsys设计组高级员工应用工程师Haran Thanikasalam表示:“涉及到变异，最大的挑战是产量。“我们依靠模拟来提供准确的基于sigma的分析，这样他们就可以将其与产量下降联系起来。工具很难将不同的西格玛值应用到电路的不同部分。因此，公司会发出一个测试芯片，这些芯片为各种分析提供了一个载体。他们可以推动硅的极限，然后在模拟和实际部件之间建立相关性。”

从模拟中期待更多
即使工艺技术正朝着相反的方向发展，提高模拟性能的压力仍然存在。“有了芯片内集成，就不再有简单的模拟/数字边界了，”Balasubramian说。“我们看到的设计架构是这样的:模拟驱动数字的交通没有一种方式。相反，存在反馈循环。考虑锁相环的数字校准。锁相环过去是纯模拟的，但今天他们增加了数字校准，使其更快、更容易收敛。现在，你的基本模拟块有一个数字组件，它不再是单向流了。这需要更先进的方法。”

Rasteh表示同意。“为了检查和调整，我们需要在设计中加入更多的智能。这可能包括通过反馈回路进行自我控制，以监测这些事件的条件——无论是温度、接收的信号功率，还是错误检查机制，无论是测量抖动或变化——并自我纠正和补偿。”

这就增加了失败的可能性。“可配置模拟已经变得非常流行，”Rasteh补充道。“这是你使用数字或软件指令模拟进入高功率模式或高频模式，改变电流源的输出，或改变电荷泵的输出。设计必须能适应极端条件、天气变化或外部因素，当你在这么小的区域内装这么多东西时，高频电路、数字电路和模拟电路之间都会有串扰噪声，反之亦然。这并不容易模拟和建模。”

推动性能
所有的通信都依赖于模拟。至少会有一个SerDes驱动信号通过恶劣的环境，而新版本的标准通常会对SerDes提出更高的要求。“速度越快，精确度就越高，”巴拉苏布拉米安说。“边际越来越小，满足某些界面要求所需的速度意味着你必须考虑更多的物理效应。这在某些设计中并不容易实现，并且需要进行更多的调优。他们过去甚至不考虑在技术上发生的设备噪声就停止模拟电路。但设备噪声会增加到真正影响锁相环性能的程度。”

接口上非常小的错误都可能导致灾难性的故障。Rasteh说:“过程的变化可能会在记忆的读写中产生错误或延迟。”“如果你错过了时钟边缘的几分之一皮秒，就足以使读写不可靠。如果每30或40个写入中有一个是错误的，这就足以使芯片或内存控制器无用。我们认为这些问题的主要原因是变化和较高的频率。所以对抖动和错误的容忍度要小得多。过程变化会在这些频率或时钟相位或抖动中产生更大的变化。因为在绝对时间方面几乎没有边际，这些设计在变化下的反应更加明显。”

更高质量的
不仅速度加快，环境变得更加极端和嘈杂，一些市场还要求更高的质量。“任何用于汽车的芯片都需要极高的精度，”巴拉苏布拉米安说。“对于汽车行业来说，这意味着至少有5-sigma，也可能有6-sigma。没有办法在合理的时间内，使他们可以用蒙特卡罗仿真验证模拟电路。我们将机器学习技术引入变异分析。有了它，我们可以在有限数量的模拟中实现设备验证，而不是运行数十亿次模拟。”

这就需要改变开发过程。Synopsys的Thanikasalam说:“运行多个转角(PVT)模拟永远不会发现变化问题。“他们必须利用来自铸造厂的统计模型，他们需要扫描整个范围才能发现这些问题。”

处于前沿节点的公司意识到了这一点。弗劳恩霍夫的Prautsch说:“当工艺和模型仍在发展时，测试芯片变得非常重要，可以成为验证提取的重要步骤。”“许多新的流程步骤一开始都是非常手工的，需要时间才能将重复和/或容易出错的任务整合到工具中。”

可以处理许多此类问题的工具正在合并。Rasteh问道:“工具如何识别设计中对输出影响最大的部分?”“设计的哪一部分最可能导致错误?”如果你有一个锁相环，锁相环上的抖动对你来说非常重要，控制抖动对你来说很重要。那么设计的哪些部分最有可能影响到这一点呢?它是VCO，反馈回路，还是电荷泵?”

结论
虽然调查数字代表了需要模拟调优的asic的极端跳跃，但结果正确地识别了模拟设计正在经历许多变化。那些处于极端边缘的人正在经历着每个节点所带来的新挑战的延续，它们相继变得更加复杂。测试芯片可能只是计划的一部分，在那里模拟信号可以被调整。

对于遗留节点上的设计，这些团队可能会被打乱，因为他们必须第一次处理集成问题。许多传统方法(模拟和数字是分开设计和验证的)必须重新考虑，这影响了团队动态。

所有节点上的所有设计都被要求更快、耗电更少、产量更高，而每一项都逐渐增加了复杂性。

相关的
模拟知识中心
关于Analog的头条新闻、特别报道、视频、博客和白皮书。
模拟设计中的问题与解决方案
在7纳米及以上，以及在许多先进的封装中，所有器件都受到噪声和接近效应的影响。
模拟设计失败的原因
很久以前，模拟电路就不再遵循摩尔定律了，但这并不总是有帮助。
边缘设备的完整性问题
当电压显著降低时，噪声成为旧节点的一个重要问题，这对电池供电的设备来说是一个严重的问题。
低功耗模拟
随着数字功率的下降，模拟电路所消耗的功率越来越引起人们的关注，但模拟设计人员几乎没有工具来帮助他们。