HSIO回环测试在112 Gbps的挑战为机遇

由戴夫·阿姆斯特朗和汤普森

作为PCIe和以太网(IEEE 802.3)信号越来越强大的小。作为PCIe 5达到32 Gbps (NRZ 32 GBaud)和802.3达到112 Gbps (PAM4 56 GBaud),典型的眼罩限制正在萎缩。因此,高速I / O (HSIO)测试要求测试越来越艰巨。

HSIO测试涉及Tx眼睛高度和宽度测量,确认接收器可以检测一个低级信号,和确认连续时间线性均衡(CTLE)是插入损耗的有效补偿。此外,测试必须验证比特误码率和确认一个接收机可以接收频率空闲或异相位的信号。另一个要求是直流获得连续性和扫描测试。

传统上,HSIO回环是首选的HSIO测试方法,用一个简单的线或电容器连接DUT的Tx Rx输入。回送本身有多种形式。最简单的形式是内部环回设备谈判本身和从不练习收发器电路;它只可以测试内部逻辑。

另一种方法是AC-coupled外部回环运动I / O电路,但像内部回路,它不执行Tx / Rx眼科测试,和它不测试预加重和均衡。AC-coupled回环DUT板很容易制定,但Rx接收信号电平太低了/太热损失,使测试过于简单。同样,当连接槽对环回测试,Tx / Rx对共享相同的锁相环/ DLL,再次做测试过于简单。

有一些解决方案,可以使用在一个AC-coupled外部回路。长电路板跟踪长度可以帮助AC-coupled测试更现实,同时连接一个信号对银行的Tx Rx的另一个将减轻问题的共享锁相环/ DLL。和偏见的t恤回环电路将支持直流和连续性(图1)。

图1:AC-coupled外部环回测试与偏见t恤直流测试。

然而,这些环回测试不提供足够的可见性的DUT帮助诊断,使其无效的,特别是在速度高达112 Gbps。

外加一些高性能多车道的仪器,可以显著改善在简单的环回测试。效果显著的V93000 HSIO测试平台支持两种截然不同的方法:16-Gbps测试效果显著的串行连接销规模(PSSL)卡或112 gbps测试的多车道的测试头居民仪器。

多车道的方法支持112 gbps PAM4比特误码率测试仪(BERT)。基于一个台式伯特,AT4039E配置为八车道盒适合V93000 DUT董事会,保持信号路径短。AT4025-50以类似的方式,这是本文中提出的方法的核心,是一个50-GHz数字采样示波器(DSO),配置了八频道/盒,32通道最大/系统。这补充伯特也符合V93000 DUT董事会下面。不同类型的仪器都有自己的优点和缺点,每个留下一些空白测量覆盖(表1)。

表1:用仪器测量测试PAM4和NRZ信号的功能。

仪器和技术的结合我们称之为“阿拉伯学者加scope-sampled回环”可以填补空缺,同时保持仪器成本低和测试时间短。阿拉伯学者+ scope-sampled回环添加一个分流器,它提供了一个信号路径DSO(图2)。

相比之下PSSL或一个测试模式产生和接收的伯特,scope-sampled回环技术利用DUT的BIST电路生成伪随机比特流。DSO可以监控这个数据流时原路返回DUT接收器,以提供一个综合报告设备的性能在实际使用。这不仅为用户提供有价值的参数数据并行转换器的性能,它允许一个明确区分Tx和Rx的问题。这种方法还提供了6分贝衰减,更紧密地模仿实际操作比标准AC-coupled环回测试,从而克服的缺点一个测试过于简单。添加一个可编程衰减器可以提供一个更全面的测试。

图2:AC-coupled回环测试分离器提供一个数字采样示波器。

sampled-loopback技术确实需要一些DUT-board房地产。AC-coupled回环电路的一个例子与分流器搭配一个衰减器需要大约234平方毫米与48平方毫米的t恤AC-coupled实现与偏见。DSO的有价值的数据可以使用技术捕捉可以证明额外DUT-board房地产成本。

采样回路也是DUT-board布局挑战关于跟踪通过阻抗损失和在112 gbps的频率。测试信号连接DUT的底部板上,使一个套接字在上面。这需要多个通过和几英寸的匹配PCB痕迹,确保每个车道看到相同的互连长度和衰减(图3)。

图3:DUT板显示插入损耗和阻抗不连续性。

误差很小,要求高速电介质(有损电介质有时被用来强调链接)跟踪宽度一般五到七个千和优先级回路电路位置保持跟踪长度短。

DUT董事会通常在0.200之间。和0.300。对通过,造成信号完整性的挑战。Tuned-impedance需要通过降低插入损耗,必须成功的关键焦点DUT-board设计112 Gbps。最后,套接字性能也很重要,和套接字不是事后产生的想法。

高速设计要求授权有效硅与所有电路仿真和优化建模和仿真中之前的设计就完成了。

一旦捏造,小心VNA测量应该执行确认设计目标得到满足。幸运的是,一个紧密集成design-to-fab过程可以满足DUT-board布局的需求支持阿拉伯学者+采样回路技术。高频设计验证关闭控制回路design-to-fab过程,提供证据的模拟精度,板制造执行的证据,证明最终板的性能。

最初,增加采样回路在所有车道支持使用许多DSO通道在描述数据采集速度。在生产中,您可以利用的特征数据,以确定哪些航线应该继续被监控。最后,对于一个成熟的产品,希望DSO不再需要监视任何通道。

采样回路提供了几个优势。例如,生产软件可以支持采样回路的代码检查DUT输出范围。此外,作为校准范围观察员,一个函数没有一个设备与标准环回测试本身。锁相环/ DLL VCO问题并行转换器接口和一些最常见的问题是最好的检测范围与方法。最后,测量比伯特更快的测量范围。

表2显示了范围取样回路技术表1中关闭缺口。

表2:测试和测量间隙关闭通过使用阿拉伯学者+ scope-sampled回路技术。

结论

总之,早期的数据和经验表明,简单的内部环回,只测试的能力部分谈话本身,是许多高速集成电路测试的不足。添加外部校准仪器等多车道DSO通过采样回路提供了发现问题的能力,否则将错过112 Gbps。

显著可以应用在高速数字测试经验来帮助你实现一个阿拉伯学者+ sampled-loopback策略,和研发Altanova可以协助的设计非常复杂的DUT董事会支持112 gbps V93000测试仪的数据速率。

参考
本文基于2021年声音表示“HSIO Loopback-The挑战和障碍的测试在112 Gbps,”戴夫阿姆斯特朗,效果显著,和唐·汤普森,研发Altanova。

戴夫·阿姆斯特朗是一个主要的测试策略师效果显著。

唐·汤普森是高级主管工程、研发、Altanova。