快速早期SoC设计探索和验证

弗格森Nermeen霍萨姆和约翰

最先进的节点芯片系统(SoC)设计非常大,而且非常复杂。他们通常包含许多块和知识产权(IP),执行特殊功能,如计算,内部通信和信号处理。这些块通常是由独立的团队或IP供应商,并集成到SoC布局。然而,市场压力意味着SoC设计团队通常没有等到这些芯片块的奢侈品是完全完成和验证他们的芯片组装和验证。尽量减少上市时间安排,他们必须开始与块平行发展的一体化进程,并尝试发现和正确的设计规则检查(DRC)错误在设计周期的早期。然而,这种方法通常会导致大量的错误,很大程度上归因于未完成的街区。消除这些错误的早期阶段芯片组装,并返回给块开发人员修复,可以帮助SoC设计减少完整设计规则检查(DRC)迭代实现tapeout所需。

听起来像…这是一个合乎逻辑的方法。然而,这种早期的芯片级物理验证不是在公园里散步,以任何标准衡量。毫不奇怪,运行物理验证未完成的模块可以有问题在早期的平面布置图。默认设置在铸造规则甲板通常导致刚果民主共和国很长时间运行时,大量的侵犯刚果民主共和国,一个同样大的数据库生成的结果。系统误差是最大的单一因素这个错误计数(图1)。这些错误可能是由于各种各样的布局问题,包括:

• 离网块放置在SoC水平
• 在IP路由路由层保留
• 一个不正确的时钟网络上通过类型
• 块级填满
• 缺少引线/填充细胞
• 失败的块级GDS /绿洲数据库匹配原来的块抽象。

不幸的是SoC设计器,捕捉系统误差和区分块级违规侵犯和顶级路由在这个早期阶段可能是一个挑战,使调试过程困难和耗时。

图1所示。系统误差导致的大量侵犯月初确定芯片级物理验证。

在设计流程的早期,SoC设计的重点是发现和修复相关的SoC侵犯,同时最小化所需的运行时和刚果民主共和国的迭代次数DRC-clean布局。如果他们能分离出块级违规在早期的平面布置图,他们可以把这些块违反业主调试和正确的,当他们专注于调试和修复芯片级错误。

改善脏块/芯片级验证
采用特定的验证策略可以使SoC设计团队探索全芯片设计布局和执行物理验证在设计周期的早期阶段,尽管许多组件仍不成熟。能够更容易地识别和精确修复早期集成问题不仅有助于更快的上市时间,但它也允许设计师构建一个高质量的产品,关注他们的时间和专业知识在实际设计问题。然而,大多数这些技术不实用的手工控制流。使这些过程自动化的应用是其成功的关键。我们来看看其中的一些早期的芯片级验证的策略,使用电子设计自动化(EDA)口径侦察(Calibre侦察)工具来演示如何实现自动流。

检查选择
并不是所有的检查都是平等的。一些规则检查在当地的经营环境,而其他人(例如,连接或多模式)需要一个大的背景下,这意味着结果通常不是地理上接近的来源错误,使他们不太有用,当试图快速识别系统的错误。取消选择这些类型的检查可以显著加快刚果(金)运行时,但知道这检查选择可能会非常棘手。你取消选择包含许多操作的检查吗?或者你删除整个类别的检查,如天线或连接检查。确定“最佳”的检查包括刚果民主共和国在早期运行需要大量的分析和专业知识,以及知识和技能正确编辑铸造规则甲板。

Calibre侦察工具自动取消选择检查不相关的当前发展阶段,目标是提供足够的覆盖率,高速运行时,和更低的内存消耗。平均而言,执行的检查工具减少50%(在一系列流程节点)。检查排除的决定是根据检查类型。一般来说,有用的检查那些当地的环境。规则,需要一个大的背景(如连接或多模式)通常需要更多的时间来运行(由于其平坦的特性),而结果通常不是地理上接近的误差的来源,使其困难和耗时的识别错误的任何系统的原因。工具还会自动排除任何检查/类别由设计师手工去掉的时候。所有去掉的时候检查/类别报道记录备查。

对取消选择刚果民主共和国降低整体运行时自动检查14 x,同时检查~刚果民主共和国总数的50%。使用的规则子集有效识别平面布置图和组件集成问题,为设计团队提供快速、有针对性的反馈以适当的采取纠正措施,并导致显著降低总周转时间。虽然报道侵犯的总数减少70%相比,一个完整的刚果民主共和国,这些行为是更有意义的目标实施阶段,促进有效的分析和调试的实际系统的问题。图2演示了运行的结果减少checksets各种设计一系列流程节点。

图2。Calibre侦察性能和结果相比,全口径nmDRC运行。

检查排除不仅有助于SoC设计早期的芯片级验证,它还支持早期块验证。因为块和芯片设计是并行完成,设计师可以在块上运行验证块布局。如果找到系统误差,块设计者可以解决这个问题。如果随后的结果是干净的,块可以传递到芯片的位置,而块设计师并行运行完整的刚果民主共和国规则集。实验如图3所示表明运行Calibre侦察工具块(瓷砖)在初始路由可以导致8 x减少运行时和4 x内存使用减少相比,全口径nmDRC运行。

图3。比较Calibre侦察跑到全口径nmDRC整整两块和芯片运行在不同的发展阶段显示运行时和内存使用量显著减少。

灰色盒子排斥
另一种排斥策略着重于布局从设计的角度来看。理论上,忽略,或灰色拳击,部分设计(主要是不成熟的块),SoC设计人员可以专注于接口和路由行为,以及刚果民主共和国降低运行时。然而,灰色拳击规则排斥一样,从手工实现的观点是不切实际的。

特性使SoC设计的灰色框检查顶级路由细胞而忽略细节,通过指定选择细胞作为灰色盒子。灰色框指定删除数据从指定的细胞内没有把几何图形从上级父(图4)。任何路由违反指定的细胞仍然是被俘。通过指定一个特定的光环排除几何(通过细胞大小的程度),设计师也可以捕捉接口灰色盒装细胞和他们的邻居之间的侵犯。

图4。灰色框选项允许SoC设计布局的排除部分来自刚果民主共和国,同时仍然允许验证接口或路由违规行为在这些地区。

这个灰色框解决方案同样适用于矩形和非矩形细胞,尽管设计师可能需要指定层代表任何非矩形细胞的程度(边界层可以用于此目的)。

Calibre侦察灰色框的解决方案提供了SoC团队刚果民主共和国与接口指针错误,需要改正。它隔离集成和路由错误与组装的不成熟的侵犯。尽管gray-boxing可以独立运行的自动规则检查选择,结合这些特点进一步降低运行时通过专注于选择违反设计领域的报道,需要更多的关注在一个特定的阶段。通过集中验证最相关的检查,它可以帮助设计团队解决更多的关键接口问题周期的早期,并避免不愉快的最后一刻的惊喜(图5)。

图5。结合灰色框功能和自动检查选择帮助验证关注关键接口和路由问题在早期设计阶段。

而灰色框功能改善运行时,它确实有一些附加条件。把几何图形从选定的细胞可能会引入新的侵犯刚果民主共和国,将需要额外的调试。设计师必须确定这些错误是真实的行为,或创建几何图形被移除。消除这个问题(和铸造需要编辑规则甲板添加灰色盒子规范声明),设计者可以选择使用功能结合的灰色框Calibre Auto-Waivers功能。而这种组合的主要目的是减少运行时(由不完整不检查几何图形块),它提供了辅助的好处放弃引入错误排除区域从选定的细胞(图6)。从结果消除这些错误使设计师专注于最初的侵犯(有效)刚果(金)接口。放弃错误都保存到一个单独的豁免结果数据库中,以备审查,如果必要的。

图6。结合灰色框功能与Auto-Waiver功能使设计师关注接口和顶级路由验证。

一般来说,设计师应该启用自动运行时检查选择口径侦察gray-boxing Calibre Auto-Waivers。删除互连几何图形会导致连接错误,多模式错误,等等。运行的自动规则选择有助于消除这些错误在调试结果和减少混淆。

误差分析结果
可视化和分析误差结果对有效的优化设计是至关重要的。认识到错误的模式和趋势有助于设计师确定布局质量的快速提高的机会。

刚果民主共和国分析函数允许设计师画不同的直方图(基于层次细胞或windows)芯片分析,为这些直方图和指定自定义缩放范围。Colormaps结果还可以,在独立的windows或映射的设计,使设计师能够探测到看到错误详细信息(每细胞和窗口),在结果分布在设计所示(图7)。甚至更好,他们可以用铸造法则甲板没有任何编辑执行所有必需的分析。开销(平均运行时增加10%和20%内存使用增加了一个自动检查选择独立运行)相比名义价值分析提供了在调试。

图7。刚果民主共和国分析功能使快速、深入的可视化和分析误差的结果。

结论
刚果民主共和国SoC设计团队面临巨大的运行时和错误在早期设计阶段调试问题。设计太不成熟在这个阶段运行完整的刚果民主共和国没有产生大量的错误。然而,这不是一项容易的任务,手动识别规则,确定相关设计问题的一个子集,或者排除脏/不完整的块,而无需编辑铸造规则甲板。

自动化EDA的解决方案如口径侦察功能启用SoC设计人员快速、轻松地查找和解决集成问题在设计周期的早期,使用铸造/ IDM签收设计工具。支持的功能,如自动检查选择,灰色盒子排斥,和结果分析,设计者可以减少总刚果(金)运行时,加速设计关闭和交付高质量的设计。尽管这些功能可以独立运行,设计师得到更好、更有意义的结果相结合。

公司目标要求终端市场,如物联网、人工智能、自动驾驶,和5 g通信空间,这些优势可以使之间的区别仅仅是市场,成为市场的领导者。

有关更多信息,请下载我们的白皮书,加快早期设计探索和验证更快的上市时间。

约翰·弗格森是产品营销口径刚果民主共和国应用主管导师,西门子业务。弗格森在物理领域的丰富经验设计验证。他持有B.Sc.麦吉尔大学的物理学学位,一个从马萨诸塞大学应用物理学,理科硕士学位和博士学位电气工程从俄勒冈州科技学院毕业。