亚琛工业大学和马格德堡奥托-冯-格里克大学的研究人员发表了一篇新的技术论文，题为“EmuNoC: fpga上快速灵活的片上网络原型的混合仿真”。
文摘:
“片上网络(noc)最近得到了广泛应用，从多核cpu到边缘ai加速器。fpga上的仿真有望加速RTL建模，而不是缓慢的仿真。然而，在不同应用的硬件中生成真实的测试刺激具有挑战性。换句话说，既需要一个快速又灵活的设计框架。最有希望的解决方案是混合仿真，其中部分设计在软件中模拟，其他部分在硬件中模拟。本文提出了一种新型的混合仿真框架EmuNoC。我们引入了时钟同步方法和纯软件包生成，在保持刺激模拟纯软件接口的灵活性的同时，将仿真速度提高了36.3倍至79.3倍。我们还提高了区域效率，可以在一个FPGA上模拟一个具有169个路由器的NoC，而以前的框架只能实现64个路由器。”
找到这里是技术文件．2022年6月出版。
作者: Yee Yang Tan, Felix Staudigl, Lukas Jünger, Anna Drewes, Rainer Leupers，和Jan Moritz Joseph。出版: arXiv: 2206.11613 v1。
相关阅读
系统设计将发生翻天覆地的变化
随着应用程序日益多样化，对更快处理的需求促使计算模型变得非常不同。
芯片复杂性和未知因素的陡增
增加交互和定制会增加重新旋转或失败的风险。
留下回复