SoC集成错误

半导体工程坐下来讨论集成挑战另Castagnetti,杰出工程师在大规模集成电路;罗伯•艾特肯一只手臂的;工程主任罗伯特•Lefferts Synopsys对此的解决方案集团;伯纳德·墨菲,首席技术官Atrenta;GlobalFoundries,路易吉Capodieci研发研究员。下面摘录的圆桌会议讨论。

SE:它是越来越难将各部分组合在一起的SoC IP量的增加以及复杂性涉及权力领域,多个处理器和I / O。我们未来面临什么问题?

艾特肯:人挑战集成IP几个原因。其中一个是预期。他们认为它会做一些和其他东西。但是最主要的挑战是复杂性。IP块是如此复杂,设计是如此复杂,如此短的时间尺度。有很多的东西来管理,而不是大量的时间去做。

Lefferts:它是富有挑战性的,因为时间越来越短。这是其中一个原因有这么多的IP。地球上没有一个人可以在规定的时间内建立一个SoC如果他们不得不建立自己。我们已经看到时间尺度下降。此后我们录制与0.1版本的知道它必须是很普遍的和保持最新。从一个IP提供商的角度来看,我们试着尽我们所能在短时间内获得最高的质量。我们有15000个cpu运行24×7的验证。因为集成商在短时间范围内工作,他们假设有什么要做的。我们看到更多的合作与客户作为验证过程的一部分。这是一个艰难的挑战。 When I was acquired by Synopsys in 2004, you’d take a SerDes and turn it on and leave it and let it run in some data center forever. Now it’s turning on 100 times a second.

墨菲:质量是质量的问题有一个客观的和主观的成分。目标组件是IP供应商工作。主观的组件没有人能得到正确的,因为它取决于用户。你知道一般是CPU或并行转换器,但你也有一定的预期,不一定是正确的。这就是旅行的人。从用户的角度来看,仍然是一个质量的观点即使在手册中定义得很好,因为它不匹配他们直观的期望。任何人如何解决这个问题?任何人都很难吸收的所有数据,很难收拾的东西没有在模型中定义的。

Castagnetti:显然是高级节点的时间尺度。IP是联合有时我们发展我们的SoC,所以有更多的未知因素。另一块是IP团队查看验证的IP水平。我们要确保它工作,但我们如何确保它的上下文中也验证用例?有无数的用例。如果你开始将公司的IP与B公司的知识产权,我们如何确保东西一起工作吗?我们如何确保每个人都有解释一样的规格吗?

Capodieci:质量为我们的一个基本方面是可制造性,或系统与产量的关系。这已经变成了一种质量问题。当然IP需要做它应该做的事,能和别人相处融洽的,但它也有与他人已经建好。对我们来说是很重要的与知识产权合作开发人员从一开始就保证可制造性和产量指标。所有节点的一个基础的过去32 nm 14 nm和10 nm。从实用的角度来看,知识产权已成为物理IP尽快和投入不同的密度。我们可以容忍一定程度的可制造性,但如果你把它无处不在你会得到一个大你的SoC收益率下降。所以我们考虑IP本身,以及它的使用和它的密度在整个芯片。

SE:那不是在发展中IP的一大挑战?你不一定知道这将是下一个和互动。

Lefferts:我有一个团队,将与客户坐下来和审查他们的平面图。他们会看每一个ip,接下来是什么,有多远,在哪里供应连接,为委托人的结构。这是一个伟大的在平面图审查仔细检查假设。你的钟是什么来的?告诉我路线。你打算如何时钟的路线。连接垫环是什么?电源在哪里?一幅价值不再是1000字。现在更像34 mb。 Aligning that and seeing the floor plan has been valuable. You can at least get around some of the assumptions being made. I haven’t seen many cases where proximity caused the problem. There have been problems with supply noise. I remember one case where the whole chip was ringed with IP and there was no way to get the power to the core.

艾特肯:电源问题,是一个很好的人,因为这是经常IP和邻国的地方开始互相战斗。现在,我们拥有所有这些权力模式的组合控制的硬件、软件、中间件、操作系统等等,很难事先知道他们在做什么,噪声在哪里。大约一半的问题我们已经看到最近power-supply-related。有人连接提供错误或不投入足够的电流或放入一些巨大的噪声发生器在大规模模拟电源。所有这一切都是有可能的。的这些东西都是和一些规范,它说,“别这样做。“不为外人所知。进入主观与客观的验证。所以我们做大量的旖旎,。如果你把这个东西在不好的环境中它应该工作Vdd降到- 10%,我们将处理Vdd下降20%,。

Castagnetti:你得到正确的观点和平面图分析。尽管我们可能买IP,我们也开发的IP。我们多么愿意分享和愿意分享多少节奏成为一个问题,当我们彼此希望查看下是什么从物理实现的角度来看。这不是一个容易解决的问题。你给最终用户,这样他们就可以决定是否投入额外的ESD结构?和与权力的完整性,而不是每个人都有相同的看法。有一些工具,但并不是所有的IP提供商支持的所有工具。所以作为积分器,你开发第三方知识产权的引进。

SE:我们有太多的数据时,它不一定是正确的数据吗?

Castagnetti:没错。

墨菲:供应商或集成商和IP如何确保他们期望一致的用例与用例实际上已经测试。这是一个非常困难的问题。很难知道你扭动旋钮的方式是内部或外部IP开发人员的预期。

SE:与模拟或数字更糟吗?

艾特肯:它是不同的。与数字,最大的问题涉及到软件的用例并不是设计者预期或权力病毒算法,兴奋的东西以不同的方式比验证认为它是。对于模拟,有一个巨大的数量的可能出现的电气问题。他们都是坏问题,但它们是不同的。我们花了很多时间在用例。我们在用例比我们好多了五六年前。

SE:其他问题出现在哪里?

墨菲:可配置的IP。如果你有超过几个旋钮IP,那么机会,您可以拨打他们的供应商从来没有想过可能要高得多。你进入爆炸的事情你必须测试。然后你在灰色地带,在灰色地带,会发生什么?它可能是好的,它可能不是。

Lefferts:如果你卖的是小封锁更chiplet-then你有更多比如果你有一个PCI Express PHY变量。很规范很想使用模式和模型,以及经常会开启和关闭,我们不一定问多少验证IP就足够了,但我们问是否我们所做的一切。我们为自己设置的酒吧。我们将测试芯片,运行,充分描述,构建边缘设计。这是非常重要的在高级节点。但我们将IP通过合规测试,运行它的控制器和验证。如果客户所要做的是,我们不是已经在做我们的IP,他们运行风险。我们的酒吧。

Capodieci:最大的问题是集成和使用。我很欣赏提前布图规划的概念,但这一天的一个最大的问题是填充和,同时适用于模拟计算机和数字计算机两种。你认为一切都很好,你找到一些充满了一种不同类型的算法或泛型算法而不是什么最后填满。创建问题。还有其他复杂的生产问题,如禁止模式和二维的热点。他们不是孤立存在的,但当你把电线他们一起创建这些热点。这是另一个大问题。来处理这个问题的方法就是测试,测试并保持测试。现在我们可以部署测试与IP设计的新方法。总有谁会为此付出代价的问题,。

查看本圆桌会议讨论的两个部分,点击在这里。