易于使用的可靠性检查全芯片Tapeout IP的设计周期

Hossam Sarhan和亚历山大·Arriordaz

面对不断增加的复杂性的设计布局和tapeout周期短,等到签收确认不再实用,设计团队。有一个不断推动转变目标验证活动“左”设计流程的早期阶段。发现和消除选择错误早在设计和实现,当他们通常更容易修复,如期实现tapeouts现在是至关重要的。

例如,现在许多铸造厂提供可靠性规则甲板来验证布局充分防止静电放电(ESD)和封闭(羽扇)事件[1,2]。这些铸造规则甲板[3 - 8]验证电路电健壮的和兼容的铸造指南这些类型的不受欢迎的电活动。但是,由于今天的紧张的设计安排,等到结果来验证可靠性合规不再是一个实际的或现实的选择。设计师需要应用可靠性验证检查整个设计流程,从知识产权(IP)全芯片层面,找到并修复可靠性问题在早期设计阶段,确保他们满足设计进度。

多个检查需要保证设计的可靠性,从可靠性设计验证等拓扑检查设备类型,继续cross-power-domain验证,通过布局可靠性验证等检查敏感的模拟设备的对称性,和结束与ESD等全芯片布局验证检查。因为大多数设计师不可靠性专家,他们可能不是自信的选择和配置适当的可靠性检查在早期设计阶段。提供一个易于使用的解决方案,补充铸造可靠性流在整个设计周期可以帮助提供信心和确保快速、准确的早期可靠性验证。

用户友好的设计阶段的可靠性验证

在设计和验证周期,设计师运行检查,检查结果,更新他们的设计来解决错误或优化配置,然后再重新运行检查确认是正确的变化,而不需要额外的错误了。例如,在模拟布局设计,设计师必须遵守设备的常见的一组最佳实践,如对称或共同质心合规[9]。在早期设计阶段,设计者选择一组的设备(例如,一双微分),运行一个检查来验证对称只有在这些设备上,审查和确认结果,然后整合集团完整的细胞和运行互连的设备检查。

一个解决方案,使所有设计师执行设计阶段的可靠性验证快速、准确地是必要的。Calibre PERC可靠性平台打包检查流提供指令可靠性检查一个用户友好的框架,允许简单的选择和配置这些检查工具,从内部实现易用性最大化和最小化运行时设置[10]。

利用Calibre PERC包装检查框架,设计人员可以快速、轻松地结合多个指令可靠性检查到一个运行的可靠性验证设计。设计师可以选择这些指令检查通过交互式检查选择和配置(图1)。

图1:流程图展示设计周期迭代使用Calibre PERC包装检查。

覆盖率和可靠性的性质具体检查提供给设计师对于一个给定的运行依赖于检查包含在特定的检查库被引用。检查库可以包含全套的可靠性检查可用,或者只关注特定的设计需求的一个子集。专业检查库通常只包含检查分类的用途:

• 设计验证检查in-design-focused检查包括设备计算,水平移动装置,电路模式识别、电气过分强调(EOS)检查,和多个功率域检查[11]。
• 布局可靠性检查地址logic-driven布局检查布局用于提高可靠性,如羽扇,相声,或者voltage-aware设计规则检查(VA-DRC)检查[12]。
• ESDA检查使设计师应用包装检查与ESD协会(ESDA)建议(13 - 15)。ESD拓扑中,点对点(P2P)和电流密度(CD)检查(设备(或细胞),cross-power-domain检查,和IO环检查提供了坚实的基础设计公司可以建立他们的个性化的可靠性验证方法。
• 模拟布局检查关注提高可靠性设计与极端的可靠性需求,如汽车或内存设计[16]。这些布局对称、共同质心和匹配定位验证是至关重要的,必须验证超过视觉和合规检查,鉴于其电路的复杂性。

交互式检查选择和配置

确保准确检查命令行配置和调用可以耗时且容易出错。Calibre PERC包装检查图形用户界面(GUI)为所有经验层次的设计师提供了一个完整的和用户友好的过程选择、配置和运行Calibre PERC包装检查。

Calibre PERC包装检查GUI提供了一个强大的、用户友好的界面,使设计师能够快速、准确地选择和配置检查从检查库(图2)。检查库可以配置为只显示相关的检查一个特定的设计团队的例子,一个模拟电路设计团队可能只需要看到模拟布置相关检查,而ESD设计团队想要看到ESD-related检查(ESD拓扑和P2P / CD检查)。设计者可以使用Calibre PERC GUI来快速浏览检查库,选择所需的检查,轻松配置检查参数根据他们的设计标准。

图2:口径PERC包装检查GUI显示一个选择防静电检查。

Calibre PERC包装检查GUI还提供了一个无缝集成与口径交互式调用和口径RVE结果查看器接口。这种集成为设计人员提供了一个统一的经验选择,配置和运行可靠性检查评估结果与交叉引用高亮显示(图3)。

图3:(a)运行交互式调用使用Calibre电平位移器检测检查,和(b)验证结果使用Calibre RVE结果查看器。

总结

鉴于今天的紧张设计时间表,等到结果来验证可靠性合规不再是一个实际的或现实的选择。确保设计时间表可以同时保持设计可靠性、口径PERC包装检查为设计团队提供一个强大的流早期设计阶段的可靠性验证。进一步促进这些早期可靠性验证周期,一个可定制的、用户友好的包装检查GUI允许设计师浏览检查库,方便地选择和配置需要检查基于他们的设计标准,并使用Calibre PERC平台运行检查。设计者可以使用Calibre RVE然后分析结果结果查看器,修复任何设计问题,并重新检查(s)在交互流。Calibre PERC包装检查流和GUI使设计师能够快速、轻松地覆盖广泛的关键包装可靠性检查早在设计流程。这种组合使设计公司来实现他们的左移位策略和提高生产力而利用证明Calibre PERC可靠性验证整个设计流程轻松应对他们的设计可靠性挑战和口径的信心。

想了解更多关于这些指令可靠性检查,看看你可以使用Calibre PERC GUI包装检查,以验证和优化设计更快?我们的技术论文,Pre-layout /布线后的电路可靠性验证…早做,经常做提供了一个更深入的讨论。

亚历山大Arriordaz是口径设计解决方案的高级产品工程经理在西门子数字行业软件,主要关注Calibre PERC可靠性平台。他还为各种欧洲项目作为项目接口调查研发3 d-ic或硅光子学等主题。加入西门子之前,Arriordaz全定制设计工程师,从事先进testchip / SRAM编译器的发展。他拥有一个硕士学位在电子大学de Nice-Sophia-Antipolis法国。

引用

1. 马修·霍根”启动可靠性验证与甲板foundry-supported规则,“西门子数字行业软件。2020年4月。https://resources.sw.siemens.com/en-US/white-paper-jumpstart-your-reliability-verification-with-foundry-supported-rule-decks
2. 西门子EDA、“Calibre PERC可靠性验证的解决方案。”https://resources.sw.siemens.com/en-US/fact-sheet-calibre-perc
3. 导师图形公司,“导师图形Calibre PERC可靠性检查解决方案用于IP质量计划由台积电,“10月29日,2013年。https://www.businesswire.com/news/home/20131029005387/en/Mentor-Graphics%E2%80%99-Calibre-PERC-Reliability-Checking-Solution-Used-for-IP-Quality-Program-by-TSMC
4. 导师,西门子的业务,“导师扩展解决方案支持台积电7海里FinFET + 12海里FinFET过程技术,“9月13日,2017年。https://www.prnewswire.com/news releases/mentor - -解决方案扩展到支持——台积电(tsmc) - 7 - nm - finfet +和- 12 - nm finfet -过程-技术- 300518633. - html
5. 导师图形公司,“导师图形设计和验证工具台积电16 nm FinFET生产认证,“4月15日,2014年。https://www.prnewswire.com/news releases/mentor -图像-设计-和-验证-工具-认证- -台积电- 16 nm - finfet -生产- 255308561. - html
6. 导师图形公司,“导师图形宣布合作GLOBALFOUNDRIES在参考流和流程设计工具22日都不会平台,“11月9日,2015年。https://www.prnewswire.com/news - releases/mentor图形-宣布——合作——与globalfoundries - -引用-流-和-过程-设计-工具- 22 -社平台- 300174288. - html
7. 导师,西门子的业务,“导师宣布可用性工具和流动对三星的7 8垂直距离和垂直距离过程技术,“5月24日,2017年。https://www.prnewswire.com/news - releases/mentor宣布-可用性-工具-和-流-三星7 - 8垂直距离- - - - -垂直距离-过程-技术- 300462732. - html
8. 导师图形公司,“导师图形宣布可用性合格的口径PERC规则甲板联电28纳米技术,“10月19日,2016年。https://www.prnewswire.com/news releases/mentor -图形宣布-可用性-合格calibre perc -规则-甲板- -联华电子- 28 nm -技术- 300347327. - html
9. Hossam萨汉和亚历山大•Arriordaz”自动约束检查提高模拟设计可靠性,“西门子数字行业软件。2019年2月。https://resources.sw.siemens.com/en-US/white-paper-automated-constraint-checks-enhance-analog-design-reliability
10. Hossam Sarhan”、可配置的,易于使用的包装可靠性检查,“西门子数字行业软件。2019年3月。https://resources.sw.siemens.com/en-US/white-paper-configurable-easy-to-use-packaged-reliability-checks
11. “Hossam Sarhan multiple-power-domain设计完整的可靠性验证,”西门子数字行业软件。2022年9月。https://resources.sw.siemens.com/en-US/white-paper-complete-reliability-verification-for-multiple-power-domain-designs
12. 刚果民主共和国Abdellah Bakhali”,自动电压注释提供更快和更准确的核实voltage-aware间距规则,“西门子数字行业软件。2022年1月。https://resources.sw.siemens.com/en-US/white-paper-automated-drc-voltage-annotation-provides-faster-and-more-accurate
13. 马克陶菲克,“确保ESD保护与口径PERC包装检查验证,“西门子数字行业软件。2022年9月。https://resources.sw.siemens.com/en-US/white-paper-ensuring-esd-protection-verification-with-calibre-perc-packaged-check
14. Abdellah Bakhali”ESD P2P和CD验证不需要努力,“半导体工程,2020年11月24日。https://新利体育下载注册www.es-frst.com/esd-p2p-and-cd-verification-doesnt-have-to-be-hard/
15. Abdellah Bakhali”,一个可靠的I / O环可靠的SoC,“半导体工程,2019年11月26日。https://新利体育下载注册www.es-frst.com/a-reliable-io-ring-for-a-reliable-soc/
16. Hossam Sarhan综合可靠性验证内存布局设计,“西门子数字行业软件。2022年1月5日。https://resources.sw.siemens.com/en-US/white-paper-comprehensive-layout-reliability-verification-for-memory-design