至少有一些验证现在需要每一步的设计到制造,但面临的挑战是使它一起工作。
埃德·斯珀林
这是一个奇迹,任何电子系统按预期工作,或者继续工作几个月或几年之后出售。原因:soc已经变得如此复杂,以至于没有验证覆盖率模型是足够了,没有方法包括验证的方方面面,甚至没有一个工具或收集的工具可以捕获每一个错误或防止他们在第一位。
这意味着从建筑师的实现者的集成商官方验证团队,以及验证所涉及的制造商在一个或另一个水平。即使用户参与这个过程。设备进入市场后修复bug在软件是一种常见的发生这些天,包括一些严重的缺陷,获得了全球媒体的关注,应该被发现之前SoC达到tapeout。
在他的主题演讲Synopsys对此用户组本周在圣克拉拉的加州阿尔特·德·Geus敲响了警钟。
“调试是未来五到六年的主题在信号电平,事务级别和协议,”de Geus说,指出解决方案将需要根源分析包括的能力去backward-along越来越强调正式的技术和技术来提高覆盖率。“这是聚集在一起。”
这似乎是一个保守的说法。通常引用的数据是验证胚根端胚乳中占70%的设计,这是一个通常被称为Synopsys对此和节奏。导师图形使估计高达80%。但现实是真的没有办法检查这些数字。越来越多,它变得更加难以独立验证从其他任务,使数字,在最好的情况下,一个好猜。
甚至在大公司,验证是一个高度管制设计流程的一部分,什么时候开始的时间继续发生改变。
“我们做实现验证修改早,”利亚·克拉克说,博通的技术副主任。“在28 nm更多的设计是嵌入式实现比过去。”
博通公司并不是唯一一个看到这个转变。芯片制造商都将验证。
“更高级的SoC与虚拟平台公司都这么做,”Janick Bergeron说,验证Synopsys对此研究员。“他们从建筑开始阶段,如果他们不明白正确的关注他们的TLM和应用程序并调试。这也是为什么他们尽可能可编程芯片制造。”
连接和并发验证
至少部分动力验证流程的每一步是它加速了整个设计过程。最好的选择就是正确的设计。考虑到当前状态的工具和越来越复杂的芯片,一些工程变更订单,这是不可能的。至少更现实的方法是做一些验证工作在设计进展很远。约翰•布伦南产品验证计划和管理主管,术语“连续验证。”
但连续验证也同时验证,因为流不再是其次是另一步一步。多个并发的步骤,从建模和事务级建模,其次是其他并发的步骤,如合成、地点和路线,使用虚拟原型和软件开发。在大公司工作在复杂的芯片,这种并行设计的硬件、软件和集成IP的一个元素与每个阶段相关的验证,因为它是快得多。
“我们看到的是埃利斯验证,”布伦南说。“人们专门从事验证连接或子系统或嵌入式软件水平较低或高水平。但对于任何给定的块,你如何协调在一切变成了真正的挑战。我们进化到一个时代,验证计划和管理正在成为一个问题。今天,不足以处理这个问题的工具。他们不够健壮的或多用户友好。下一代解决方案必须支持更广泛的引擎,指标和连通性。”
大多数验证团队还没有。他们仍然事情分解成小块能够更有效地处理这些问题。块级验证经常被子系统或IP或软件验证,但完整的系统级验证是不存在的。
“改变了设计的复杂性,这是“Pranav莎说,首席技术官的真实意图。“设计越来越巨大。它们呈指数级增长,即使没有英语的抽象。所以发生了什么是企业做大与小团队设计,它被处理的方法是验证义务被划分到疾控中心、电力、时间约束、DSP和时间管理。”
莎说,验证已经能够跟上这种复杂性,到目前为止,在很大程度上是因为更大的静态技术的使用。但也有新的东西来检查没有问题在过去,如变量间接影响,多种模式和块打开和关闭的影响信号完整性(或介于两者之间),以及新技术的影响,如动态电压和频率的缩放比例,身体偏置和近门槛计算。第三方知识产权的迅速崛起,需要整合本质上是什么黑匣子进一步只会使事情变得复杂。
“年前它是相当简单的验证一个芯片,”他说。“现在,复杂性来自整合大量的街区。工具必须足够聪明去探索。”
未来的挑战
工具也必须跟上市场萎缩的窗户。就能够提供足够的覆盖率和信心,设计将不再是足够的。报道必须加上更快的上市时间,并加速这一过程的唯一方法是跨设计验证和确定一个区域的变化反映在另一个地方。
“一切都已验证组件,”Frank Schirrmeister称集团主管产品营销系统开发套件的节奏。”,一切都是前进。但是你会怎么做当验证工作三个引擎而不是第四?哪一个你信任吗?”
他说有了很大的努力,混合和匹配这些引擎因为芯片制造商想要一个开放的平台。标准Co-Emulation建模界面(SCE-MI)和统一报道互操作性标准(uci)是向这个方向迈进的主要步骤。但管理所有这些碎片,同时从不同的团队有时在不同的时间区一个巨大的挑战,和一个可能永远不会完全解决。每样东西都要反复同步,和更改必须反映在合并后的设计和验证过程的方方面面。
可编程性和软件肯定帮助消除这些问题。额外的电路或保证金。但随着设计继续增长,特征尺寸不断缩小,所有这一切会侵蚀性能、功率和面积,这是一个违反在半导体行业的进步。让更多压力验证和设计团队更快地使它正确,路线错误更迅速,沟通上下中的它大大增加了EDA供应商的股份来解决这些问题。
|
|
|
|
|
|
|
|
|
|
留下一个回复