架构与硅

对许多人来说,今天如果不是大多数设计,权力就是一切。决定权力在哪里迷路是确保设计优化的关键。从哪里开始呢?

为此,是有用的回到权力是什么以及功耗的基本原理是,保罗Traynar指出,软件架构师ANSYS / Apache。“权力电容电压x²和频率成正比。当你看着功率损耗的概念或权力是被浪费的地方,你看这些参数。你不能做太多关于电压因为很大程度上取决于这一过程中,除非你正在做域转换,但通常你无法做的电压。你真的想减少电容和你试图减少多久这些参数被连接和在什么频率被连接。在很大程度上,你必须专注你的努力如果你想减少力量。”

伯纳德•墨菲的首席技术官Atrenta进一步解释说,一些权力迷失在泄漏,一些是迷失在设计效率低下和通过热力学。“FinFETs FD-SOI应该减少第一,尽管这些是高端应用。Vt和其他人,更好的规划和静态电压岛通过泄漏可能有助于减少浪费。电力设计效率是一个权衡——你能挤多少或者你想挤吗?”

他强调,节能通常意味着增加了复杂性,它可能不值得与时间表或验证的复杂性。热力学第二定律占其余的功率损耗,一些比例的动态功率转换成热能。“你可以减少这种有点你可以传播更多均匀(热分析是什么),但你永远不能降低为零。”

有,另一个方面,需要考虑在一个更大的上下文相关的系统级的力量和活力,Traynar指出。“最终我们正在试图做的是设计,有所成就的一件事是重要的有多少能量参与完成不管它是你想做的事。的另一个方面是,虽然可以减少功耗降低,电容,开关频率,真正的问题是你需要多长时间来完成任务,无论最终处理你所做的,因为它就是你真的想节约能源。你想让你的电池持续时间更长。”

当然,添加阿南德•艾耶产品营销主管Calypto,建筑师想要设计他们的一部分预算。不管它是如何实现的。“我们看问题略有不同。我们看的机会存在最节约能源。这表明了正在消失。今天,建筑师的关注是他设计的部分,这是符合所有的PPA预算,但是RTL设计师并不是真正的教育对权力本身,主要是因为权力是一个全球性的现象,所以他们主要关注区域和性能。结果,他们把大量的电力在RTL桌上。”

他指出,众所周知的功率曲线,显示总功率下降。“最实力保存在RTL阶段为80%,有20%的在后台保存。如果你看一看,然后把它分成泄漏和动态的力量,我们可以看到,在微体系结构层面,可以减少功率大大泄漏和动态的。但RTL后的动态功率储蓄是固定的,没有多少,你可以-也许10%。但在泄漏方面,你可以回到渗漏通过各种类型的优化:多Vt,最后基于时间的泄漏。这些东西你可以恢复50%的泄漏。动态功率,只有少数优化可用的下游。今天在先进的设计,多位数电阻器使用。与此同时,大部分的电能节约有在RTL级。”

艾耶认为有几件事情阻止权力储蓄。他指的是他们估计偏差和优化偏差。“假设你可以在RTL节省100%的电力,但今天的RTL设计师意识到只有60%,100%;20%去优化偏见的力量在哪里失去了,因为他们没有工具,实际上能够恢复力量。只是做时钟门控不减少。另外20%的估计偏差,即功率估计精度的RTL很粗。如果你估计电能节约和储蓄低于实际的权力,这再次引起权力不能恢复。因为估计偏差,设计师将在RTL实现特定的低功耗技术,但是他们必须实现的设计,即:经过合成,通过时钟树,然后他们估计的力量和是否匹配预算,他们的力量。然后他们必须追溯到RTL修复它,如果有一个问题。今天这个循环是很长,没有真正的评估工具或探索工具,可以填补这一空白。”

答案是工具,当然,这允许最大功率优化看着连续的边界。评估工具也需要能够接近,从下游到RTL精度差异。

体系结构是关键
Krishna Balachandran产品营销节奏、低功率主管同意有更多权力失去了在体系结构上比在硅的硅,因为有太多的控制,很多技术在流程级别使用,是众所周知的事情。“铸造厂所做的工作。以finFET为例。漏了一大步的改进,因为设备的性质。他们几乎把失控漏检查当他们介绍。所以重点回到动态功率控制,这是一个设计技术。如果你看的很多技术所使用的电路设计水平在IPs,或者如果你看芯片级,然后在广泛部署的技术力量关闭和低Vdd备用一直采用整体设计。这些技术很好理解,方面做得好他们是如何实现的。如果人们不使用的一些技术,然后他们可能会放弃一些东西,但是问题和解决方案是众所周知的事情。”

给定水平的理解能力在硅层,在另一端,架构层面上,它仍然是一个发展区域,他说。“首先,没有标准的方法来测量它在架构层面,看看它与下游硅——这一部分还没有解决。有代理的,你可以做一些基于实际运行设计通过校准和剩下的更多的是一种黑色艺术。”

进一步,在比较结构和硅之间的电能节约的机会,产品营销经理Arvind Narayanan部门的地点和路线导师图形指出,设计的抽象层次有很大关系。“如果你从英语到硅RTL门水平,然后,通常你有更多的机会来节省电力和幅度也更大的建筑水平不断降低。你去RTL,举个例子,如果你能救10 x通过架构改变你的能耗,这意味着可能2 x当你去RTL级。然后你去门口水平和硅,你看也许30%或40%的储蓄。这是我们通常看到的趋势。最好的货真价实的拯救力量来自于建筑水平,同时也让RTL和门电路级实现更容易意识到被预测。首先,如果架构的设计不好的权力,将直接瀑布和糟糕的电力数字作为你去实现。”

说到此,建筑级别和门之间的比较表明,该门的设计水平有更多的影响通过物理实现电能节约。“你倾向于与其他设计指标,如时钟速度和平衡权力。这是一个平衡,试图找出哪一个比另一个更重要,除非你满足您的性能目标,你不会节省电力,”他补充道。

不要浪费预算
谈到浪费预算,墨菲说,罪魁祸首是软件和用户。“权力最大的百分比,或者更确切的说能量,可以保存(到目前为止),更好的权力意识在操作系统和应用程序的水平。有一个故事关于某个手机的联系人应用程序,这在一些版本的操作系统之所以经常以确保尽可能最新的联系人列表。修复这一特性(所以联系人只更新需求)电池寿命之间的费用增加了一个重要因素——类似或更好的两倍。还有用户问题——不知道你必须积极关闭应用程序停止运行。随着时间的推移,我见过80 +应用程序打开手机,与业主发誓他们会扔掉它,因为它不能保持。提供更多的用户反馈功率(剩余电荷,应用开放和他们使用的是多少),这个问题就会消失。三星是做一些现在的最新Galaxy手机。”

从体系结构角度可以做更多的工作来处理这些问题,可以肯定的是,但大部分取决于建筑师独创性和减少对设计工具或方法,墨菲。“(手臂)大。小就是一个例子。您可以运行低性能应用在低频率、低电压处理器,只打开一个高性能、高电压处理器,当你绝对需要它。”

还有很多其他的技巧,包括:
国营快然后停止,可以应用在某些情况下流程,可以使用更少的能量如果运行迅速完成一些任务,然后关闭时间空闲时间。
循环记忆之间的断开状态。泄漏对温度的依赖关系,因此,如果记忆可以被关闭,允许时间冷静泄漏可以减少使用状态。
——理论,利用异步逻辑应该运行在低得多的能量比同步逻辑。

然而,他指出,这些都是非常专业的技术,通常不值得麻烦,除非用例是完全理解。“大多数建筑电力优化使用相当广泛的可能的用例,这可以归结为建模权力外推较接近设计在虚拟或TLM模型,或电子表格预估从头设计,和使用传统方法如岛屿和时钟门控/估值下调。”

在一天结束的时候,设计工程师必须考虑许多事情当思考的力量,Traynar说。“显然还原能力和减少平均功率很好,因为高功耗产生不利影响对权力的rails和电迁移——这是一个好主意,试图减少,但最终你消耗的能量,试图让你的电池持续时间更长。回到电容,频率切换,很简单的事情,切换而言,如何降低时钟频率或如何减少时钟切换你有吗?”

另一方面,他说,你怎么能减少你的数据在同一时间切换?如果你可以看到这两个不同方面的设计,那么你将会减少切换,你也会减少发生在电容的切换在你的设计中,。这些地方你需要开始关注你的努力来减少功耗,他总结道。