如何在对现有功能流的干扰最小的情况下检测系统级漏洞。
硬件是所有数字系统的基础,在片上系统(SoC)设计和验证过程中必须考虑安全性。由于市场时间压力和资源限制,验证SoC设计的安全性具有挑战性。分配给已经很耗时的功能验证任务的资源必须转移到安全验证上,这需要策略上的重大转变,因为安全漏洞经常利用意想不到的或未指定的功能。由于这些挑战,目前还没有系统的、可扩展的、有效的硅前安全验证方法。Tortuga Logic和Cadence合作提供了一个安全验证平台检测系统级漏洞,对现有功能流的干扰最小。
如需阅读更多,请点击在这里.
评论*
的名字*(注:此名称将公开显示)
电子邮件*(不会公开展示)
Δ
在了解老化如何影响可靠性方面,汽车行业正在取得进展,但更多的变量使问题更难解决。
半导体制造业的关键支点和创新点。
工具变得更加特定于Si/SiGe堆栈,3D NAND和键合晶圆对。
较薄的光刻胶层、线糙和随机缺陷为埃芯片的生成带来了新的问题。
一个处理器的验证要比一个同等大小的ASIC复杂得多,而RISC-V处理器将这一复杂性提升到了另一层。
精度越低,功率就越低,但要做到这一点,标准是必须的。
开源处理器核心开始出现在异构的soc和包中。
新的应用需要对不同类型DRAM的权衡有深刻的理解。
开源本身并不能保证安全性。这仍然归结于设计的基本原理。
定制化、复杂性和地缘政治紧张局势是如何颠覆全球现状的。
127家创业公司融资26亿美元;数据中心连接、量子计算和电池吸引了大量资金。
确保你的产品包含最好的RISC-V处理器内核并不是一个容易的决定,目前的工具还不能胜任这项任务。
留下回复