删除自动测试设备之间的差距和DFT调试软件简化硅启动和调试。
当前半导体市场正在日益复杂的硅设备5 g无线通信等应用程序,自动驾驶,和人工智能。的一个方法设计师正在努力控制设计时间和成本是通过采用IJTAG (IEEE 1687)即插即用IP集成在设计风格。使用IJTAG仍然是新兴的好处,因为它允许访问和控制的嵌入式芯片上的“工具”。
使用IJTAG这样一个区别集成IP时因为IP在soc的数量正在增加。根据Semico研究、IP重用占60%以上的设计开始(图1)。使用标准块可以减少复杂性,还创造了新的挑战来访问所有不同片上的仪器。IJTAG允许方便地访问和控制的IP,无论是从内部设计的第三方供应商。
图1:Semico研究公司”,许可、版权和第三方SIP服务收入:2018年的市场分析和预测。”
尽管IJTAG有利于简化IP集成在设计阶段,行业没有立即利用ITJAG网络的力量来解决问题在知识产权评估在硅启动和调试。内部IP可以彻底评估在IP开发阶段的羊毛(测试元素组)芯片和被认为是“信任”的IP。第三方知识产权带来更多的不确定性和风险,因此在硅知识产权评估和调试启动快速生产产量过渡成为一个重要因素。
传统上,设计工程师创建测试模式扫描,JTAG,阿拉伯学者在保修期内的格式。然后将这些测试模式转换为tester-specific格式和执行的测试工程师在吃。结果发送回设计师STDF或TXT文件,需要翻译成芯片故障数据和发送回DFT工程师处理诊断工具。DFT的工程师,而不是吃了测试工程师,他们在知识产权评估中发挥的主要作用和调试。结果可以是其中的几个长的迭代,推迟上市时间(图2)。
图2:知识产权评估需要大量学习和容易出错导致增加周期时间。
即使DFT工程师可能涉及第三方知识产权评估和实时调试与设备在吃,是很常见的DFT工程师远离测试工程师的地方来放置。使用图形化网络会议工具分享吃的图形工具总比没有好,但它并不是一个很好的解决方案。
但是现在,有一种桥之间的差距DFT和吃所以DFT软件可以发送直接向测试人员测试模式,执行测试,收集结果,并作出修改。IJTAG网络允许创建一个行业标准的接口来消除专有软件和DFT tester-specific平台之间的沟通障碍。一旦DFT之间的通信软件和建立了吃,所有翻译和数据传输的耗时的中间步骤消除从silicon-bring的任务(图3)。
图3。ATE-Connect Teradyne和效果显著的测试人员工作。
结果是加速调试IJTAG-compliant IP(仪器),帮助加速产品坡道,和减少上市时间在5 g无线通信产品,自主驾驶,和人工智能。
使用TCP / IP网络协议,ATE-Connect提供IJTAG命令测试设备和从设备接收数据在吃的同时保持敏感的设计信息的领域Tessent SiliconInsight,仅为测试设备提供所需的刺激在吃。使用这个标准的网络通信,客户可以利用他们现有的安全网络,使全球无缝交互测试人员。
这个IP调试流只需要一个芯片级ICL文件和PDL文件(连同相关Tcl程序如果需要的话)。DFT工程师可以指定IJTAG命令(基于tcl的DFT软件环境。IJTAG命令如iRead和iWrite累计继续DFT工具环境,和IJTAG命令,如iapp iReset iCall逐步IJTAG协议发送给吃了。工具环境报告的执行结果ICL网络寄存器值和Tcl程序可以处理这些寄存器值作为变量。
使平台测试人员之间的直接沟通和DFT IJTAG-based IP评价软件解决的关键问题和调试。一些关键的好处包括:
直接连接电源的IJTAG吃消除了硅调试的一个重要瓶颈和描述过程,减少硅启动从周天所以硅可以更快地为客户。
|
|
|
|
|
|
|
|
|
|
你能发送更多的数据关于IJTAG V93k软件测试人员测试的创建以及我们如何推广