模拟/混合信号验证标准的作品;FPGA原型;连通性分析。
Accellera形成普遍的验证方法模拟/混合信号工作组(UVM-AMS WG),将努力开发一个标准,将提供一个统一的模拟/混合信号验证方法基于UVM提高AMS集成电路的验证和系统。“我们的目标是标准化的方法来推动和监控模拟/混合信号在UVM网,包括刺激、记分板,和分析,“帕特里克•林奇表示UVM-AMS WG椅子。“我们还将努力定义一个框架创建模拟/混合信号的出版商必须设计验证组件通过引入扩展以数字化为验证IP。“工作组将首先关注UVM-AMS巩固行业需求,产生一个白皮书将帮助定义标准化工作的范围。语言参考手册,它定义了UVM-AMS标准,支持参考实现。
专业设计推出了一个新的FPGA原型解决方案包含4可插入Stratix 10 GX 10 m FPGA模块。四声道立体声系统提供了一个容量2.4亿ASIC盖茨,和九proFPGA四系统和整体36 FPGA模块可以连接在一起增加产能20亿ASIC盖茨。它还提供了64年扩展网站,共有8304 I / Os, 192高速串行收发器,完全兼容以前proFPGA代。
UltraSoC添加作为PCIe和千兆以太网连接到嵌入式分析架构,支持通过IP模块和参考软件调试和性能优化数据中心,高性能计算、人工智能和存储应用程序。
法拉第技术的基本的知识产权,包括multi-Vt标准单元库,生态图书馆、IO库,PowerSlash装备,和内存编译器,就是现在可用在联华电子的22纳米超低功耗(ULP)和ultra-low-leakage(妳)过程。
交易
三星代工采用Synopsys对此的定制设计平台,基于自定义编译器设计环境,为其5 nm低功耗设计IP与EUV光刻(简述)过程的早期。支持部署,一个模拟/混合信号参考流平台和5 lpe可互操作的流程设计工具(iPDK)已经发展为三星代工客户现在是可用的。
Graphcore选择导师的,软件仿真和验证的巨人GC2智能处理单元(IPU),它包含236亿个晶体管和IPU-Cores超过1000。Graphcore也用导师的Tessent DFT和硅启动工具。
有限元分析软件和欧特克联手Autodesk的融合集成360集成设计和制造软件ANSYS机械仿真解决方案,以ANSYS机械提供自动融合360年业绩进一步细化和验证。ANSYS也将一起工作罗克韦尔自动化工具用于创建数字双胞胎和管理数字线程。此外,保时捷赛车运动是使用ANSYS仿真工具来创建一个先进的电动动力系统,将提高能源效率的保时捷99 x电气公司的第一个全电动赛车。
事件
查看即将到来183新利
:Accellera将召开工作组会议上提出一个潜在的FMEDA工具的互操作性标准12月6日在慕尼黑,NXP德国。RISC-V峰会会谈将包括,世博会,和教程在公开ISA 12月10 - 12日在圣何塞,CA。明年,DesignCon将1月28 - 30在圣克拉拉,CA,专注于董事会和高速通信的设计。
|
|
|
|
|
|
|
|
|
|
有小点的Accellera UVM-AMS当SystemVerilog实际上并不支持AMS标准。唯一Verilog-AMS AMS标准,它不支持UVM。
SV-DC委员会应该解决这个问题至今未能解决任何的问题。这都是可以解决的,但似乎没有人有会支付它在客户端,和EDA公司不会让步。