作为PCIe 6.0;自动UVM寄存器生成;有什么Achronix最新的FPGA。
在半导体完成其9.46亿美元收购Quantenna通信圣荷西当地的公司,专门从事无线芯片和软件。
Aldec介绍了自动UVM寄存器生成Riviera-PRO验证平台。Riviera-PRO现在可以接受一个CSV文件或IP-XACT描述作为输入和注册,在注册工作UVM抽象层(、),输出文件作为RTL寄存器模型C头文件和HTML。此外,库包含预编译源代码符合最新版本的UVM (IEEE 1800.2 -2107)和UVVM(2018.12.03) +文档和示例,添加了创建促进试验台。
一种总线标准团体宣布作为PCIe 6.0将数据速率的两倍,64 GT / s原始比特率和提供256 GB / s x16配置。利用PAM-4编码,它将包括低延迟前向纠错(FEC)和额外的机制来提高带宽效率以及保持向后兼容性与先前作为PCIe代。作为PCIe 6.0规范积极目标在2021年发布。
Achronix选择Moortec的7海里嵌入式温度传感器IP来优化性能和增加公司的Speedster7t fpga的可靠性。Achronix说Moortec的芯片温度传感器使他们能够克服许多热的挑战与先进的节点设计。Achronix也许可Arteris IP的FlexNoC互连Speedster7t FPGA IP的家庭,这是专为AI /毫升和高带宽的工作负载。Achronix指出这是最佳的互连,以满足的要求极高的芯片上的带宽和先进的数据流仲裁。另外,Achronix说使用Rambus的GDDR6 PHY Speedster7t FPGA的家庭。
金合欢通信采用抑扬顿挫的钯Z1企业仿真平台开发的DSP asic光学网络应用程序。使用基于云模型,金合欢能够编译整个multi-hundred-million门本地数字内容的平台,上传图片,和运行测试在许多成千上万的帧的操作模式,在一夜之间通过钯云回归。金合欢引用的能力平台的执行能力synthesizable模型速度大于经典的模拟。
空客国防和空间采用ANSYS的嵌入式软件解决方案来开发一种先进的无人机(UAV),将设计速度、安全性和可购性。两家公司之间的战略伙伴关系将专注于创建一个解决方案安全性至关重要的飞行控制与复杂的人工智能,针对2030年自主飞行。
西部数据公司,PlatformIO实验室,SiFive联手延长PlatformIO与厂商无关的嵌入式开发平台,包括新的工具来提供一个端到端,开放的环境,包括开发RISC-V。“通过与PlatformIO合作,我们将multi-architecture嵌入式设计的整体环境,包括调试和跟踪,开源社区。与深库和自动化已经内置的支持,这将允许程序员轻松过渡开发平台中,包括RISC-V,”马丁·芬克说,首席技术官,西方的数字。允许软件程序员合作开发RISC-V和其他架构使用PlatformIO先前支付的PlatformIO +功能免费。西方数字也更新了其开源RISC-V SweRV核心,增加更快的分裂和获取功能,将I / O时间控制,更好的纠错功能,以及多核调试改进,更新其OmniXtend cache-coherent织物。
事件
西方ES的设计:7月9 - 11在旧金山,新的会议侧重于IP, EDA,嵌入式软件、设计服务和基础设施。还有一个专门的会议,将会有演讲和面板显示层。委托人提出的联盟,会议是与西方半导体共存。
|
|
|
|
|
|
|
|
|
留下一个回复