周评:设计,低功耗

工具和知识产权
节奏介绍了Tensilica视觉Q7 DSP,它提供了1.82顶部和是专门为同步定位和优化映射(大满贯)。DSP具有很长的指令字(VLIW) SIMD架构,一个增强的指令集支持8/16/32-bit数据类型和可选的VFPU支持单一半精度,和许多iDMA增强包括3 d DMA、压缩和256位AXI接口。该公司表示,它提供了到2 x更大的AI和浮点性能与以前的版本相比在同一地区。

手臂拔开瓶塞Mali-D77显示处理器的IP。针对虚拟现实应用,Mali-D77从GPU分流特定的计算功能,特别是,镜头畸变校正,色差校正,异步时空穿越。该公司表示,使用DPU VR能提供40% DRAM减少带宽和提供一个单独GPU相比节省12%的电力。它也可以集成到一个通用的SoC平台与现有的开发者生态系统切换多个设备。

SmartDV宣布一个新的协议调试器,智能ViPDebug,减少调试时间迅速识别违规。它完全封装协议规范通过消除需要深入协议知识和链接一个视觉波形显示的事务日志发现的违规和原因。错误检测模式突出了违规的波形显示和日志文件。

波计算将包括的MIPS32 microAptiv核心在MIPS开放程序组件的最新版本。的MIPS32 microAptiv核心是一个低功率,单片机实时解决方案和入门级嵌入式市场的应用。Verilog RTL现在可以下载没有任何许可费或版税。

三星代工的硬和软设计知识产权现在是销售、许可和支持Silvaco。IP的套件包括有线和高速接口,模拟和混合信号块,和先进的安全硬/软核。最初提供的硬设计IP是14 nm流程节点,预计将扩大到先进技术节点11纳米,10 nm和8纳米,以及成熟的平面技术,如28 nm。

两性离子半导体添加基于硬件的AV1解码扩展高性能视频解码器的马龙家庭IP。标准配置添加AV1 4 kp60 (UHD)解码能力的其他13个格式已经支持核心包括VP9 HEVC / H。265年,AVC / h。体系结构还可扩展的配置支持更高的分辨率,如8 k,或更高的帧速率,如120/240fps。

磁带出局&认证
eSilicon大2.5 d FinFET ASIC针对5 g基础设施市场进入最终产品资格。设计超过600平方毫米,包含多个HBM2硅插入器内存堆栈,雇佣了超过100通道的并行转换器,包含了超过800 mb的嵌入式SRAM。协作,包括ASIC日月光半导体高级包,Rambus高性能并行转换器,三星为14 nm FinFET ASIC制造和HBM内存堆栈,和联华电子硅插入器。

节奏贴出112克达到远方并行转换器IP三星铸造的7海里低功率+(7垂直距离)的过程。它利用PAM-4信号,提供可编程的权力配置,向后兼容性与遗留设备,和目标100克,400克和800克网络在数据中心和网络应用程序。

手臂,三星代工,节奏,Sondrel联手在28 nm FD-SOI嵌入式MRAM芯片(eMRAM)物联网测试和开发板。Musca-S1测试芯片片上电源控制的演示了一个组合,三星铸造的身体反向偏压(非本征基极电阻),和eMRAM非易失性内存电源关闭和运行Arm的mb OS和染物联网平台。

节奏也贴出DDR5/4 PHY IP在三星7海里低功率+(7垂直距离)过程,GDDR6 PHY IP三星14 nm低功率+(14垂直距离)过程和2.4 g高带宽内存2 (HBM2) PHY IP三星10 nm低功率+(10垂直距离)过程中,已重新描述为8海里低功率+(8垂直距离)的过程。此外,抑扬顿挫的PHY IP GDDR6看到硅成功三星7垂直距离的过程。

ANSYS的红鹰和图腾多重物理量的解决方案认证三星代工的最新5纳米(5 lpe)过程的早期低功率技术。认证包括提取、电源完整性和可靠性、信号和电网电迁移,以及热分析结果与裂解炉燃烧和统计EM预算。

抑扬顿挫的自定义和模拟/混合信号集成电路设计流程认证三星铸造的28 nm FD-SOI (fds) 28日过程技术。

交易
迦南的创意利用Moortec的芯片监控子系统IP过程、电压和温度传感的大规模生产HPC ASIC在台积电7海里的过程。迦南地引用了IP质量和客户支持。

黑芝麻技术许可Arteris IP的FlexNoC互连IP和伴随FlexNoC弹性包用于下一代汽车ADAS,采用人工智能算法的自动驾驶功能。黑芝麻引用数据保护的必要性在芯片上的NoC互连,以满足ISO 26262 ASIL B功能安全要求。

射频系统(RFS)采用有限元分析软件其5 g天线仿真解决方案设计。RFS引用减少仿真时间从四天一个小时。

日本岛津公司公司选择导师的Xpedition为公司的整个设计流程软件电子设计过程及其PCB设计到制造流程。日本岛津公司生产的分析仪器和医疗设备,指出提高设计质量和IP重用、团队协作和集成验证。

Synopsys对此和Elektrobit是一起工作改善pre-silicon和汽车一级pre-ECU硬件可用性和软件开发和OEM合作的公司,使用Synopsys对此VDKs EB AUTOSAR操作系统移植到新的汽车硅处理器之前12个月的可用性。解决方案已经被用于创建一个虚拟开发环境演示使用虚拟ECU根据NXP公司的S32汽车处理平台。

Innovium选择抑扬顿挫的钯Z1企业仿真平台和氕S1 fpga原型平台的高性能、可伸缩的TERALYNX以太网交换机的数据中心。Innovium列举了常见的,相等的流动使验证环境中重用和早期的软件开发能力。

数字
启动敏捷的模拟提高了在其最新的特别一轮融资500万美元利林公司,firstminute资本和三菱汽车公司。成立于2017年,敏捷模拟将使用资金扩大现有的工程团队在剑桥模拟IP和交付产品。

事件
Accellera UVM-AMS开始倍增:5月22日在德国慕尼黑。会议评估行业标准化模拟/混合信号扩展UVM的兴趣。向所有人开放的,但是登记是必需的。

ESD联盟首席执行官前景:5月23日下午6点至晚上8:300苗必达,CA。今年的小组成员扩展到半导体供应链:约翰•Chong Kionix产品及业务开发的副总裁,杰克·哈丁eSilicon,总裁兼首席执行官约翰•Kibarian PDF解决方案的首席执行官总裁兼首席执行官,沃利莱茵名誉导师,西门子业务。参观是免费的,但是登记是必需的。

DAC 2019:6月2 - 6在拉斯维加斯,NV。会展包括一系列的跟踪,包括去年的机器学习/人工智能。显示层,设计基础设施巷将返回第二年。免费注册现在开放参加展览、演讲,由阿凡达集成系统,ClioSoft Truechip。

西方ES的设计:7月9 - 11在旧金山,新的会议侧重于IP, EDA,嵌入式软件、设计服务和基础设施。还有一个专门的会议,将会有演讲和面板显示层。委托人提出的联盟,会议是与西方半导体共存。