为什么流识别至关重要的差异设计图表为模拟/混合信号SoC和布局视图。
一个文档,无论是存储为一个简单的文本文件或用作字处理器格式化的文件,通常是一个活生生的实体是不断发展的。用户可以创建一个初稿,修改多次,有其他团队成员审查并做出改变,随着时间的推移和完善它跟上新信息和需求。什么改变了自从上次修改变得非常重要,否则你会花大量的时间复习全部多次相同的文档。这不仅是非常低效的,这是非常令人沮丧,甚至可能知道如果你回顾了自上次审核以来发生的所有更改。
同样的问题存在于半导体设计领域,设计团队分布在多个站点的设计师不断编辑各种版本的相同的设计文件,文本和二进制文件。这里,识别差异变得非常复杂,但是必要的,问题解决。识别的差异设计——硬件描述语言(VHDL)或Verilog文件,一个示意图或布局——变得非常关键的紧身设计时间表和分布式设计团队。一个编辑由一个设计师设计的网站可以影响另一个设计师来自同一个团队的工作在另一个位置。在这种情况下,识别差异缩小问题变得至关重要。
而怀疑论者可能会争辩说,最初的Unix diff命令是充分的检查和验证设计更改,现实情况是,识别差异的概念需要扩展到整个设计层次结构。不仅如此,设计还可以包括模拟电路设计的原理图,无法解析的Unix diff命令。呈现有意义的格式的关键差异而删除“噪音”同样重要。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
留下一个回复