现有工具的局限性,阻碍行业转向更高层次的抽象。
埃德·斯珀林
验证一直是SoC设计的问题儿童。它需要最工程资源,最大的块的时间和最大的预算设计过程。在每一个新的流程节点变大的问题,部分原因是有更多的东西在每个die-transistors,记忆,互联,I / O,功能和部分原因是芯片制造商被要求生成更多的软件,集成更多的IP和做更多的资源。
它长期以来一直认为,最好的方法来改善验证过程开始前,了解需要验证作为建筑水平。但这需要更多的合作与谅解的验证到底发生了什么。
有不同的方法来实现这一点。例如,Synopsys对此已经大举进军软件原型。导师和节奏推进仿真和高级合成(Synopsys对此现在这个市场,)。但到目前为止,部分由于这个问题的严重性,最好的,只能说,下游行业停滞不前,而不是清洗。
为什么没有公司采用新的方法来解决这个问题吗?
“实际上是一个大量系统级验证今天所做的,”大卫说公园,营销主管在Synopsys对此System-To-Silicon验证的解决方案。“感知系统级验证方法并没有被广泛采用更多的是由于缺乏规定流比一个实际的系统层次缺乏客户使用。在功能层面上,有明确的验证基于方法VMM和UVM流动,但在系统级的方法不明确的今天,结果临时流动。甚至客户前缘有不同意见的正确方法应该是什么。”
到目前为止主要是反复试验,结果和错误最可能将大于结果。但公园相信最终会形成最佳实践和基线方法将发展,演变出了许多已经持续的客户和工具提供商之间的合作。
策略和挑战
说验证不是有效的完成是夸张,考虑到大量的先进电子产品每周推出市场。Synopsys对此所做的,如果不是更好,比它的任何对手在这个极其复杂的系统级的方法。但有改进的空间和机会在这段新工具。
“系统正在设计和验证,但似乎有两个主要的挑战,”伯纳德·墨菲说,在Atrenta首席技术官。”一个是模拟充分忠实于设计但足够快来运行应用程序级软件。第二个是有platform-plus-OS分区也够准确、快速(有点)详尽测试关键的行为,例如,在互斥锁和信号量”。
有很多方法,但是没有一个是理想的。模拟在商业或自定义FPGA板,例如,使它很难划分到多个FPGA设计。虽然这是最灵活的方法,提供可以接受的性能,还需要很多的努力在调试映射问题而不是设计问题,墨菲说。
第二种方法是模拟仿真平台,这是昂贵的和文化上不受欢迎的软件管理方面。而软件工程师将随时使用模拟器,他们不愿意支付。所有主要的模拟供应商说他们的销售继续来自硬件方面即使软件工程师定期安排时间使用模拟器。
第三种方法是模拟使用TLM-compliant虚拟模型与热插拔能力cycle-accurate模型的虚拟模型,特别是如果cycle-accurate模型可以来自RTL。“你用纯VM操作系统引导,然后交换cycle-accurate模型来验证行为对个人IP,”墨菲说。“这是准确的,但仍非常缓慢而痛苦的调试准确地跨多个ip。”
拥有一个平台+操作系统一起工作是在正确的方向上迈出的一步,但它不公开所有的问题,。“这是严重依赖于体系结构,”墨菲说。“一些系统在硬件支持,如自旋锁,但是也会有一些低层次的软件支持。这种级别的验证似乎主要是与传统模拟但需要执行有效支持装配或更高级的指示原语描述测试。”
Synopsys对此的公园系统级验证同意,下一步是把所有这些作品一起链接到现有的RTL验证工具,这样客户可以组装一个验证流,满足他们的特定需求。“真正的突破将是当客户可以在一个虚拟的平台之间无缝过渡的RTL或硬件加速表示他们的设计支持系统精度和性能的不同组合,需要同时支持硬件验证和软件开发团队。”
|
|
|
|
|
|
|
|
|
|
留下一个回复