前15名连续验证引擎的集成点

之间的集成游戏不同的验证引擎,动态和静态,是全面展开。吉姆·霍根讨论了动态引擎,他被称为“湾”,我最近指出一个非常具体的采用湾的一些客户的例子在我的评论DAC 2015年”使用模型通用性是模拟投资回报的关键”。

这是我前15积分点,特别关注连接验证引擎,即。,connecting or using in conjunction virtual prototyping, high-level synthesis, formal verification, RTL simulation, emulation, and FPGA-based prototyping. This list is slightly different than the covered in the article, “模拟使用增加”。

1。模拟加速度(SA):在软件仿真(冰)作为最采用仿真模型,使用连接的模拟验证计算平台和RTL实现加速执行第二大使用模型包括加速度。被测试的设计(DUT)驻留在模拟器和testbench主机。速度是由主机执行testbench和用户通常报告200 x 300 x加速之间纯粹的模拟。公共SA与模拟应用程序的引用效果显著,AMD,博通公司,企业社会责任,飞思卡尔,富士通实验室,大规模集成电路,联发科,美敦力公司,NHDIC,英伟达,NuFront奥林匹斯山,PMC塞拉,理光,三星,σ设计和中兴通讯。
2。模拟/仿真热交换:当SA使用模型并行运行模拟和仿真,热插拔能力是独一无二的。用户可以运行在一个环境一段时间,停下来,并切换到另一个。检查出Broadcom描述这种方法门电路级加速,使用模拟加速通过初始化阶段没有时间注释,然后导致hotswap回门齿模拟器运行时机一旦达到有趣的时间点。
3所示。虚拟平台/模拟混合:托尼史密斯的手臂值得赞扬的地方创造术语“时间点”的利益(TPI),当我们与他的团队紧密合作,使工程师使用快速模型从手臂在虚拟平台连接到模拟到的兴趣点速度和加速软件开发。英伟达,企业社会责任博通,手臂公开谈论这个用模型,给予他们50 x (ARM)和200年(CSR)更快的操作系统引导和快10倍软件执行一旦感兴趣的点。我们Spreadtrum添加到列表中,他们将在8月13日CDNLive中国关于“混合平台应用软件调试”。此外,虚拟平台的集成点快并不仅限于仿真模型。它的工作原理与仿真。
4所示。Multi-Fabric编译硬件引擎:我们花了一点,但是我们自去年以来的multi-fabric编译器可以目标仿真和fpga原型经典冰的应用程序。告别几个月需要重新编写,内存重新映射和时钟杂耍,fpga原型费时和繁琐的任务。工程师现在可以重用相同的流仿真和fpga原型,如图所示SRISA,日立最近,索尼。这是关注ICE-type应用程序(没有SA频道,没有emulation-like调试),但我们看到5 mhz至10 mhz开箱即用的速度,同时还允许用户手动优化设计更高的速度。如果需要,我们说,四个星期,那么他们已经运行超过12万亿次/系统(假设5 MHz)。
5。趟车/论坛低功耗验证:论坛和UPF值权力运行验证的能力,即。,to verify that the switching on and off of various on-chip power domains, in emulation and RTL simulation, is new. My colleague Steve Carlson wrote about the specific results that Samsung achieved—between 5X and 32X speedup—in his blog called “大铁的力量”。最近AMD的虚拟化架构师亚历克斯·斯塔尔在DAC谈过这个问题。
6。覆盖仿真和模拟之间的合并:当使用不同的验证引擎时,覆盖数据需要从不同的来源可以来自相结合。飞思卡尔描述这种方法在他们提交的论文coverage-driven验证在这个视频。很多概念和想法自2013年的出版已经产品化,所以看看我们最新的版本。
7所示。正式的验证和仿真:有一个非常高效的组合形式验证和仿真对断言,XProp,我们称之为超级产品毛羽。时发现一个问题在正式的,它可以有效地调试,可以自动创建和测试用例执行仿真和调试。
8。正式Assertion-Based VIP和仿真:鉴于assertion-based synthesizable VIP (ABVIP),它可以在模拟以及模拟执行,补充VIP和AVIP。在接口级别这一技术——它就像一个智能工具包,用于验证正确性证明个人的界面行为,并提供详细的检查和覆盖相互参照协议规范,像AMBA4王牌。结合验证缓存一致性和事务和并发的高速缓存线路的跟踪监测的所有主界面,可以对检查的行为的跟踪状态协议。
9。高级合成:用户正在向上验证事务级别的抽象层次。在事务级别定义新的IP允许验证运行在事务级别精炼或更详细的RTL的信号电平。不仅验证向上移动,但全新的流动是有可能的,喜欢低功耗分析的新街区。
10。验证IP贵宾(VIP)和加速:吉姆·霍根在海湾的概念,概述了VIP在引擎需要可重复使用。在一个由三星成功的故事,他们展示了在固态硬盘空间可以使用VIP和AVP PCI Express在SoC验证作为PCIe行为水平,整合和调试host-driver软件,并验证端到端和批量DMA传输。这里的集成点是,我们专注于宽松的使用VIP和AVIP结合,即能够重用测试长椅。
11。便携式刺激:这使得重用和连接分三种方式。有水平的重用验证所有动态引擎,甚至包括芯片。有垂直子系统从IP重用soc和完整的系统。还有重用跨用户学科,从权力相干专家、软件硬件。看看圣描述了他们如何使用DVCon和DAC,加速测试创建大约20 x。工程师已经生成智能刺激在虚拟平台,模拟、仿真、FPGA甚至硅。
12。硬件/软件调试:关键是一种新的后处理方法调试使用根源分析。这允许的处理器上运行的嵌入式软件调试作为RTL实现和执行在模拟或仿真,接触一些验证引擎。
13。验证管理:适当的metric-driven验证,计划和跟踪是至关重要的。通过连接到仿真、形式验证和仿真,它允许工程师总回归信息和验证指标。这可以支持方面像功能安全,今年早些时候被飞思卡尔。
14。互连性能分析:这涉及到集成VIP和RTL模拟为interconnect-see这些启用性能优化和验证引用从节奏和手臂。长跑的上下文中适当的性能分析软件是至关重要的。
15。特定于应用程序的跨平台解决方案:正如前面详细的,这需要定制特定的解决方案,即为一个RM v7 / v8-based DAC设计我有描述、功能安全、模拟混合信号和低功率,将他们整个验证引擎。

节奏的原始图形系统开发套件只有四个街区。从这里我们已经开发出不少,有六个核心引擎和几个cross-engine解决方案(如过去五在我的列表),表示在这个图形。

因为节奏介绍系统开发套件早在2011年,我们已经取得了很大的进步。我们与他们竞争入党介绍企业的验证平台,验证连续就在去年,这就是为什么它是一个很好的时间来指出已经工作在我们的环境中,考虑到我们已经四年。

正如您可以看到的,集成验证引擎之间的全面展开。期待更多的前进。其中一个大件商品寻找是集成的自动化。例如,对于互连验证自动化IWB已经自动生成测试长凳上针对不同的平台(IES, PXP)。这将成为一个大问题随着跨平台重用。