FPGA HW /西南联合仿真;公交规划;HPC编译器;高带宽网络。
工具
Aldec发布其Riviera-PRO验证平台的最新版本,添加QEMU桥,使硬件/软件联合仿真的设计旨在SoC fpga上运行。其他特性还包括改进的性能在使用代码包含许多内联随机调用和模拟UVM速度快29%。
Pulsic添加新功能的总线规划师统一规划和路由中继器相关联的多个大型公共汽车和电池。增加包括多端公交规划在公车指导水平,通过动态最优模式,自动刚果民主共和国清洁汽车细节创造,并与交叉总线盾插入。
手臂拔开瓶塞一套用于构建和移植高性能计算应用程序,包括Arm-specific Fortran和C / c++编译器,processor-optimized数学库,和调试和优化工具。
导师推出了的Sourcery CodeBench GFortran嵌入式编译器针对AMD图形核心下(GCN)高性能计算应用程序的体系结构。GFortran编译器是一个开源的Fortran支持OpenACC和OpenMP(开放多处理)并行计算指令。
知识产权
Open-Silicon首次亮相一个IP为高带宽网络应用子系统。子系统在Open-Silicon现有的高速扩张到茵特拉肯接口IP包括以太网物理编码子层(pc), Flex以太网(FlexE)和多通道多速率前向纠错(FEC) IPs针对以太网端点和以太网传输的应用程序。
内部安全揭示了基于RISC-V root-of-trust引擎。可定制的IP将利用公司的最近SypherMedia收购通过安全管理设备的供应能力root-of-trust通过其整个生命周期,并安全的资产存储加上一套完整的加密引擎控制访问和使用的钥匙。
Kilopass”NVM OTP IP达到了1000小时的资格和表征40 nm低功率的过程米氏富士通半导体。样品,在独立的晶片,通过高温操作(HTOL)和高温存储生活(HTSL),内存压力测试由JEDEC-47H定义的。
法拉第发布M1 +标准单元库联华电子28 hpc的过程。图书馆支持必要的多轨细胞(7吨/ 9 t / 12 t), multi-Vt细胞(LVT / RVT /高压),和法拉第低功耗PowerSlash工具包。据该公司介绍,图书馆产生了硅面积减少14%,相比,泄漏功耗降低了43%。
Socionext将提供图形引擎基于公司的SoC产品的知识产权。IP包含三个街区,捕获引擎接受多个输入格式,与2 d图形引擎处理和丰富的功能,并显示引擎,支持多达4 k决议。
自旋转移技术宣布美国专利申请津贴,# 14/814,036,岁差的自旋电流(PSC) MRAM结构。PSC,也称为“自旋偏振器”,减少MRAM功耗写数据时,同时提高写作速度。
交易
Inuitive选择Synopsys对此的DesignWare EV6x嵌入式视觉处理器因其生产NU4000 3 d成像和视觉SoC与高清分辨率处理多个摄像头输入4 k。Inuitive引用高矢量DSP在最小硅足迹和神经网络性能因素的选择。
Rambus选择Codasip的Studio工具自动生成的SDK RISC-V安全产品。Rambus引用快速设计空间探索和高质量的结果自动生成的编译器工具链。
东航列表和Synopsys对此是合作项目验证和混合动力汽车soc和系统的仿真。开始,项目重点是集成Synopsys对此的瘤牛服务器在multi-physics汽车仿真环境中,以及大规模混合ADAS应用联合仿真。
事件
授权领导与机智和智慧:11月28日下午6点在苗必达,CA。ESD联盟将主办一个小组讨论女性高管从技术部门谁将地址为男性和女性职业选择,包括个人品牌、领导、谈判、网络和指导。晚上将半,开始举行晚餐和点心。
人工智能和卷积神经网络:12月4日,下午6:30-8:30圣何塞州立大学。这个小组讨论,圣何塞主办的ESD联盟,将专注于系统公司正在收集数据并驱动业务操作流程。吉姆·霍根会温和。
解码正式:12月7日在圣何塞,CA,定期收集强调正式的验证,由Oski,功能应用程序的正式谈判两个高性能以太网交换机+利用正式的情况下探索所有角落,同时使用高度抽象的建筑模型设计行为的深入分析。
|
|
|
|
|
|
|
|
|
|
留下一个回复