新验证景观

由安Steffora Mutschler
从来没有更复杂的验证技术和工具。然而,组建方法不仅仅是把工具放在一起。开始试图处理复杂性,了解测试,如何测试和当。

“UVM标准化,人们一直在努力采用通常已作为一种积极的,”史蒂夫·贝利说,营销总监导师图形”,因为它把人做什么使用专有的语言和方法基本上标准化SystemVerilog和一个标准库集指导如何使用图书馆设置为构建验证要求和testbenches。”

虽然是成功的,他认为验证最大的生产率增长将来自扩展方法超出了限制随机和功能覆盖率和UVM SystemVerilog使用。关键是允许自动生成大量测试从一个更高层次的规范,而不只是做测试,然后允许跟踪到底是通过功能测试覆盖。

因为设计太复杂,特别是今天一旦过去块水平子系统和完整的芯片工程团队无法完成验证,他们的水平需要真正感到舒适,贝利说。“什么曾经是很多验证周期,其中一些冗余(你很难弄清楚有多少是多余的,因为约束随机方法),人们观察以确保他们最大化实现更多的验证周期。他们甚至正在考虑重用比以往人们能够实现更广泛的验证方法包括UVM。”

从相似的角度来看,高级主管迈克尔•Sanie验证营销Synopsys对此说,“这是极大的挑战,如果你比较会发生什么在芯片设计方面,也很棘手,非常困难,但这是一个更简单的(因为没有更好的词)。你知道什么是正确的过程。首先,你这样做,然后你创造一些东西,然后你做一些检查和运行别的东西。整个过程是合成你总是跑第一,然后时间、地点和路线,更多的时间,等。每一步都是非常困难的,但是之后下一个了。在验证,之后下一个是什么hodgepodge-and并不坏。只是每个人都有一组不同的经历,不同的哲学的东西,不同的方法使用工具。”

还有很多tools-simulation,仿真,正式的工具,调试技术。“你怎么把它们放在一起,”Sanie问道。”还有一层方法是,并没有一个万能的。依赖于团队的规模,预算,时间轴的设计中你有多少验证时间周期,你垂直移动和CPU。有不同的指标。有很多问题主要来自验证本身是解开这一事实。不管你做多少,还有更多的工作要做。”

UVM而言,产品经理约翰•布伦南验证计划和管理节奏指出,“既然testbench语言已经固化,人们不谈论UVM了因为所有的供应商都支持它成为事实上的标准。是否你使用UVM Specman版本,e变异或SystemVerilog变化或系统C变化,没关系。都是一样的。UVM现在包含一个多语言的方法,但是每个人都有采用UVM testbench问题不是如此了,他们不再在模拟器。更多的仿真不你多好。你真正需要关注的是验证。验证封装方法和封装的最佳实践,这样你可以下一个水平的生产力。”

随着UVM采用固化和工程环境中使用,用户都在寻找下一件事。“接下来是封装效率与方法有关,和方法不能仅仅是一些松散的描述要做什么。它必须被在一个工具,它必须是规范的。你不能离开走到杂草,找到你自己的路。你不得不说,‘这是别人如何成功做到了过去,这就是我能成功地用自己的项目,”他指出。

在这里,风险评估是关键。包括验证的深刻理解,为什么验证以及如何验证它。“在一天结束的时候,你想要的数据驱动的决策,”布伦南断言。

为了说明验证任务的复杂性,下图显示了一个示例芯片设计流程的关键里程碑和依赖关系。底部显示的一些主要项目从分析步骤平均12个项目。

(来源:节奏设计系统)

“这样做手工导致更多的错误,这就是整个概念的自动创建顶级的设计,然后将验证环境变得越来越重要,”Frank Schirrmeister说,集团董事,产品营销,系统开发套件在节奏。

道的验证
为验证域开发工具,必须采用一定的哲学,断言Pranav莎,首席技术官真正的意图。“我们的前提是我们这个领域是一个方法SoC—全部,全部的复杂性——甚至是远离单个个人或一小群人参与创建能够把握的过程。系统比一小群人做贡献。这几乎是更像是一个喷气式飞机,而不是一个小部件。验证总是以一种系统化的方式解决这个问题,考虑到这一点。你必须非常有条理的做任何你可以早,和做事情以一种系统化的方式,创造一个一个小的方法验证是验证总个人的努力旨在检查的一部分系统或开发系统的过程的一部分。这是一个基本前提,你必须在你的脑海中。”

一旦记住这张照片,他继续说道,“今天变得非常真实,SoC验证更多的是验证系统集成和系统管理超过单个组件的验证,基于的事情是如何组合在一起的,系统是如何被管理的。真正把信封的核查要求。”

这些知识深深与如何提高整体验证。这一切开始于提高自动化、导师的贝利说。

非常有前途的地区提高验证的验证分析和理解哪些测试是相关的,哪些不是。

一种方法是结合形式验证与模拟结果正式的工具的设计,看了看报道指标和看着整个来确定覆盖是可能的,他解释道。“如果它是可获得的,创建一个波形,以方便用户然后去创建一个定向测试或调整实现的约束条件覆盖。这不仅节省了时间,但是应该创建一个更高层次的信心的经理,他不是挥舞着排除因为劳累工程师根本没有时间,犯了一个错误。”

然后在芯片级工程团队试图更有效率,富有成效的和有效的,他们需要更大的可视性正在发生的事情。这里,导师图形和其他提供先进testbench自动化运行在系统级芯片或SoC水平理解场景,进而帮助工程师更好地理解的测试规范定义的。“然后我们正在努力相结合,更好的理解发生了什么在系统层面上,与第一努力针对互连和相干区域条件,”贝利说。

新验证景观一点也不简单。相反,它结合了深刻理解什么是有效的的必要性与系统方法进行验证和测试,验证了系统的错综复杂的联系方面,和最好的方法来验证交互。所有这些需要包括一个整体计划跟踪生产力和重用。这是简单,但公司的机会比比皆是,第一次就把事情做对。