技术讨论:FPGA RTL检查

如何确保FPGA的RTL匹配你。

受欢迎程度

Tobias Welp、软件架构师和工程经理OneSpin解决方案,解释如何确保创建的RTL设计工程师匹配出现在一个FPGA。



3评论

帕特里克·莱曼 说:

漂亮的图,但这表示错过一个重要的问题。故障大多不是由优化器引入,砂矿和路由器。这些等价性检查已经做得更好或更糟的是,大部分的工具和开发团队。

真正的问题是,故障时介绍了RTL综合翻译HDL第一网表。其次,当这个初始精化网表映射(翻译)设备指定网表。直到我知道只有一个错误由一个工具在过去的8年里,介绍了优化设计。但我知道一些翻译中存在的错误HDL到适当的RTL设计。

托拜厄斯Welp 说:

你好,帕特里克,

看到我们的评论在不确定如果你是通知当我们发布它,因为它不是一个直接的答复。

欢呼,
托拜厄斯

你好,帕特里克,

最常见的用例360年OneSpin EC-FPGA是验证RTL和最后一个网表之间的等价性。这包括精化/编译的RTL第一网表,逻辑优化和技术映射到一个特定的设备。这些都是复杂的转换和这些年来,与所有主要的工作工具厂商和一些第三方客户,我们见证了我们的客户发现这些地区的许多bug使用我们的工具的实现流程。

我经验,质量保证的一个重要方面实现工具厂商和主要参与者确实OneSpin 360 EC-FPGA用于这一目的。然而,重要的是要记住,这些质量保证措施只是一样好工具厂商的测试集。如果客户设计触发一个高密度脂蛋白的功能或特定的转换不覆盖和触发功能发生缺陷,芯片上的实现不会RTL功能等效。特别是在安全关键设计的环境中,这通常代表一个关心和建议实施验证适用于特定客户设计。

过去,逻辑等价性检查(LEC)已经成为不可分割的一部分,任何ASIC签字。随着fpga成为大systems-on-chip (soc),我们看到这个成为一个必备在这个空间。

托拜厄斯Welp

留下一个回复


(注意:这个名字会显示公开)

Baidu