使用物理验证检查验证模比对和识别系统性错误。
随着包装设计的发展,验证要求和挑战。设计师致力于multi-die multi-chiplet堆放在2.5配置/ 3 d IC设计可以使用Calibre 3 dstack物理验证检查验证模比对适当的连接和电行为。口径3 dstack预检验模式使设计团队能够发现和纠正基本实现的错误和系统性错误之前调用口径3 dstack运行签收,消除不必要的调试迭代和加速整个包验证流程。
口径3 dstack工具有助于使2.5 d和3 d IC物理验证更快、更准确,易于使用
西门子EDA支持2.5 / 3 d IC验证已经随着使用multi-die, multi-chiplet堆叠配置。我们增强口径3 dstack检查以确保更准确的死亡之间的一致性检查,并增加了一个预检验模式,使工程师能够捕获多个设置/数据问题之前调用运行签收。发现和纠正基本实现错误和系统性错误之前调用口径3 dstack验收运行消除了不必要的调试验证流迭代和加速整个包。
此外,口径3与Xpedition dstack集成包装设计师和衬底积分器工具有助于实现速度,同时与行业领先的寄生提取工具使捕获模之间的耦合或包接口。扩展其他传统集成电路验证工具,如可靠性验证,识别和解决方案问题赋予设计公司进一步加强他们的高密度先进包装产品的市场价值。
点击阅读更多在这里。
|
|
|
|
|
|
|
|
留下一个回复