SoC Co-Emulation使用Zynq董事会

你曾经做的一组项目,你必须把你的工作与同事的不同的工程学科,但缺乏一个有效的手段,这样做影响了项目的总体结果?对于软件和硬件工程师开发一个SoC,各自工程的合并努力验证的目的是一个巨大的挑战。

早期访问硬件软件co-verification同时允许硬件和软件团队工作和成功的SoC项目奠定了基础。然而,许多co-emulation方法是基于处理器虚拟模型的设计是不准确的表示。幸运的是,Aldec有一个解决方案,集成了一个基于arm的SoC Xilinx,特别是一个Zynq UltraScale + MPSoC,最大的Xilinx UltraScale FPGA。自从Zynq设备包括ARM处理器的IP,我们的解决方案提供了一个基于ARM的准确表示co-verification SoC设计。

图1:HW / SW Co-Verification

设计规范的设计流程的第一步是定义所需的产品规格。通过定义特征、需求和功能,我们设计的基础。

接下来是基于ip的设计和RTL编码,包括编写代码自定义功能块等硬件描述语言VHDL的,Verilog或SystemVerilog。随着RTL代码,创建testbenches模拟,确保功能的设计根据其规格。Riviera-PRO可以用来创建testbenches在仿真和调试一个设计。Riviera-PRO是一种先进的高性能模拟和验证平台,提供先进的调试硬件描述语言(VHDL), Verilog, SystemVerilog SystemC和混合语言。

软件开发开始与RTL编码。然而,软件和硬件开发人员很少,如果有的话,在这个阶段进行沟通。两队之间的缺乏沟通造成的挑战,如没有一个准确的硬件模型软件开发和调试。Aldec硬件和软件的解决方案使早期和准确co-verification使用手臂硬核心内TySOM-3-ZU7EV装置,如图1所示,消除一些基于arm的SoC验证的挑战。

但挑战是什么?
图2显示了典型的soc硬件和软件组件。挑战包括没有访问手臂纯RTL代码和虚拟平台,准确和快速的硬件模型软件开发,低高密度脂蛋白仿真速度,和有限的测试覆盖所有设计功能。作为设计变得更大、更复杂,所以仿真运行需要更长的时间;有时几个月。因为它是不可能开发直接测试来验证整个SoC设计的功能,我们面临着使用约束随机验证方法,如UVM、改善功能覆盖率。然而,约束随机测试生成超长测试序列,然后将验证过程中的一个瓶颈。此外,约束随机方法没有解决硬件和软件的断开连接的验证。设计将因此受益co-emulation,处理设计与大量的盖茨没有退化速度;以及提供其他好处。

图2:硬件和软件组件的出类拔萃

co-emulation是什么?
pre-silicon Co-emulation允许建立一个完整的SoC设计模型验证几个技术和其固有资产组合成一个强大的平台。co-emulation平台由一个fpga仿真器,比如Aldec HES-DVM,模仿SoC硬件(在系统级)或只有它的一些街区(块级)和模拟虚拟模型,模拟实际操作条件和外设。

co-emulation的好处是,你可以用不同的方法模型不同的子系统,结合成一个健壮的和完整的SoC,一起帮助您验证软件和硬件。标准块,如CPU、GPU或一块内存,可以运行在一个虚拟环境或实际硬件子卡连接到fpga仿真器。

虚拟平台或虚拟外设运行在主机工作站连接到模拟设计使用SCE-MI交易人SCE-MI是一个Accellera标准,允许之间传输消息的虚拟模型和一个模拟器。软件仿真(ICE),也用于co-emulation,当实际设备连接到模拟器验证的仿真设计与设备设计或其操作环境的一部分。软件调试器是必要的,当一个SoC需要软件和固件的验证。更详细地了解co-emulation环境,请点击在这里。

Co-emulation HW流
理事会的Aldec TySOM-3 Zynq MPSoC。它包括一只手臂Cortex-A53四核处理系统和FPGA可编程逻辑。至于Aldec他董事会,他们提供大容量fpga,比如Xilinx UltraScale US440,实现更大的设计模块仿真。通过结合的大型可重构FPGA逻辑他的ARM处理器TySOM板,硬件和软件组件可以一起得到证实。

图3显示了co-emulation平台创建使用TySOM-3手臂皮质板他-我们- 440随着Aldec的fpga板HES-DVM软件。

图3:Co-Emulation硬件设置

此外,TySOM-3董事会可以连接到许多外围设备包括HDMI,以太网,QSFP + DDR4, SATA。FMC连接器提供了一个扩展的能力,这意味着我们可以连接TySOM-3委员会更大的FPGA板或女儿卡。

TySOM之间的逻辑连接和模拟设计参与他董事会通过AXI总线。我们到达AXI总线连接器通过融合集成TySOM-3董事会的CPU手臂皮层子系统的SoC的模拟器,如图4所示。

物理连接是用一个HOST2HOST女儿卡和Aldec AXI大桥使用GTX公司线路可靠和高吞吐量的数据传输。他——我们——440板提供了最大Xilinx Virtex UltraScale FPGA,及其资源相当于大约2600万ASIC盖茨。Aldec也有其他他的董事会可以使用如果需要更大的容量。

图4:Co-Emulation框图

Co-emulation西南流
图3和图4显示了连接TySOM-3委员会他模拟器,让我们在这个平台上实现整个SoC设计。此外,SoC和主机工作站可以通过SCE-MI交易人连接起来,如果我们需要开发一个testbench,测试应用程序或连接到虚拟外设。软件调试器可以用来控制臂内皮层处理器TySOM-3董事会通过一个标准的JTAG端口。同时,硬件调试器是HES-DVM的一部分,让我们调试硬件上运行他-我们- 440。硬件调试器工具提供了一个GUI,我们可以选择调试探针。我们可以使用Riviera-PRO查看捕获的波形由硬件调试器。因此,Aldec仿真平台将提供完整的硬件和软件为一个基于arm的SoC co-verification环境。

这允许软件团队更好地了解硬件的操作,使硬件团队接受额外的,而且,更重要的是,一个真实的场景“testbench”的形式在ARM处理器上运行的软件。Co-verification减少了等待时间开始软件测试的原型。

由于co-verification同时允许验证软件和硬件组件,我们消除了需要等待硅在软件测试工作。同时,虚拟外设,模拟真实的环境提供了更好的硬件验证,它提供了一个更好的理解的硬件模型和允许软件团队与硬件沟通团队。

介绍ARM硬件模型co-verification提供了100%的准确率与手臂Cortex-A53硬件平台,Cortex-R5,和马里- 400 GPU,以及提供一个简单的连接通过安巴AXI和各种外围设备立即给用户,其他的好处。