技术论文题为“RevaMp3D:架构处理器核心和缓存层次结构系统与单片集成逻辑与记忆”由瑞士苏黎世联邦理工学院的研究人员发表KMUTNB,发表,多伦多大学。
文摘:
“最近nano-technological进步使单片3 d (M3D)集成多种记忆和逻辑层与细粒度连接在一个芯片上。M3D技术导致内存带宽和更短的延迟明显高于现有的3维叠加系统。我们展示最先进的M3D系统上各种工作负载的性能和能源瓶颈转变为核心从主内存和缓存层次结构。因此,有必要重新审视当前核心和缓存的设计传统适合解决内存瓶颈。
我们的目标是重新设计的核心和缓存层次结构,考虑到从根本上新的M3D权衡,受益范围广泛的工作负载。为此,我们采取两个步骤。首先,我们执行一个缓存的设计空间探索和核心的关键组件。我们强调在M3D系统中,(我)删除共享最后一级缓存导致相似或更大的性能优势扩大其规模,或减少其延迟;(2)改善L1延迟对改善性能有很大影响;(3)广泛的管道越来越有益;(iv)投机和分支管道前端增加对性能的影响;(v)当前同步方案限制并行加速。其次,我们提出一个优化的M3D系统,RevaMp3D,,(我)使用逻辑层之间的紧密连接,我们有效地提高管道宽度,减少L1延迟,并使细粒度的同步;(2)使用高带宽和节能主内存,我们缓解放大通过记忆重复获取能源和投机瓶颈,解码和重新排序指令并关闭相关的核心部分管道。 RevaMp3D provides, on average, 81% speedup, 35% energy reduction, and 12.3% smaller area compared to the baseline M3D system.”
找到这里的技术论文。2022年10月出版。
arXiv: 2210.08508 v1。作者:Nika Mansouri Ghiasi,穆罕默德·Sadrosadati Geraldo f·奥利维拉Konstantinos Kanellopoulos, Rachata Ausavarungnirun,胡安·戈麦斯Luna Aditya Manglik,若昂费雷拉,杰雷米金,克里斯蒂娜Giannoula, Nandita Vijaykumar, Jisung公园,偏向Mutlu。
相关阅读
基本的芯片架构的变化
新的记忆方法和挑战缩放CMOS指出彻底改变在半导体设计——和潜在的巨大改进。
未来的处理器将是什么样子
AMD首席技术官马克Papermaster谈到为什么异构体系结构需要实现改善PPA。
处理热在Near-Memory计算架构
缩短数据处理器和内存之间的路径可以帮助,但并非总是如此。
留下一个回复