先进包装的最大优势是失踪,但预期的改变。
在过去的十年中,承诺举行由先进的包装,将允许芯片制造商混合和匹配模拟和数字IP而不用担心他们的流程节点开发或物理组件之间的交互。
这是一个巨大的交易时模拟的。模拟IP不受益于节点缩小数字逻辑的方式,在许多情况下的模拟IP包含在finFET-class芯片是模拟和数字电路的组合。但是需要更多的模拟内容正在增长,尤其是随着物联网和IIoT寻求现实世界和数字世界的桥梁。所有的传感器都是模拟,或者至少有一个模拟组件。能够选择传感器包括一套基于价格、性能、电力和其他物理特性对芯片制造商将巨大的好处。
问题,OSATs铸造厂和芯片制造商都有发现,是专门为这些高级需要创建IP包。这需要时间。只是商业IP重用为平面芯片开发可能在某些情况下,但即使这样IP必须更有效地特征。例如,在模拟IP的情况下,多种类型的噪声和热影响会影响总体性能。同样,信号路由,国米intra-chip带宽/吞吐量,和一块的最小/最大电压(甚至附近的街区)会影响知识产权的行为。
最好的方法是设计知识产权专门用于先进的包装,这就是为什么大多数的扇出和2.5 d实现在同一流程节点包括IP开发最先进的逻辑在这些包。但真正的先进包装的优点是能够从菜单选择,然后迅速凑出一个解决方案为一个特定的市场应用,本质上是把一个包变成一个平台,95%的芯片已经建立。
这个平台的方法是建议在过去,在先进的包装是牢固确立。基本概念是,尽管需求各种不同垂直市场,大部分的组件从一个市场下是相同的。不同之处是如何使用它们和大小。所以还有一个或多个处理器,记忆和I / O模块,但实际配置会有所不同。一块并行转换器将需要更高的基于云计算的服务器的性能高于智能冰箱,为例。和一辆汽车的备用相机传感器需要在几分之一秒,以避免事故,而汽车的传感器监测温度的小屋需要更长的时间来启动。
建立了用例,这些平台将为不同的市场开发。先进的包装是刚刚开始成为主流,这意味着IP专门为2.5 d或开发一个扇出wafer-level包装正在设计和实现。IP可能需要更少的力量比一个ASIC或一个SoC,因为必要的能量来驱动信号通过一个插入器,例如,将低于试图迫使这些信号通过瘦跨SoC的长度的电线。
后,IP开发和足够的解决方案是建立在,包装将进入第二阶段,根据计划将大大减少设计芯片设计时必要的。这是第一阶段的松散被定义为“大规模定制”,并将大幅减少所花费的时间为不同的市场开发方案,以及所花费的时间验证和验证这些解决方案。从那里,我们估计先进包装市场将开始snowballing-particularly不能支持定制ASIC,此时他们中的大多数。
在幕后,整个行业正在采取措施准备这些变化。期望是,如果市场推出先进的包装有增无减,这可能对整个半导体生态系统产生深远的影响。现在唯一的问题是,什么时候。
|
|
|
|
|
|
|
|
|
|
留下一个回复