EDA的权限

电力已成为半导体设计的主要控制因素。现在是第三个因素在设计优化,性能,和比面积几乎变得越来越重要。

但有限制的帮助EDA可以提供功率优化。权力不仅是一个优化问题。这是一个设计问题,设计与EDA从来没有太多的帮助。EDA的价值来自于实现一次设计的自动化和优化设计。对权力,可能太迟了。

“任何建筑大芯片将达到热墙只是由于泄漏,”说,首席技术官超音速。“他们所要做的更积极比他们过去所做的事情。更小的芯片,电池因其他原因不得不这么做,因为他们想要更小的和更轻的电池形成因素支持那些形式因素。这是不可避免的。英特尔跑进了权力墙十多年前,我们都说我们将专注于权力。但我们没有这样做。蜜月结束了。”

今天真的是性能和权力之间的权衡。“由于生成的热量,晶体管的数量和频率都不能按比例缩小的同时,“Preeti Gupta说,RTL产品管理主管有限元分析软件。“频率是有限的几兆赫了几年,虽然多核架构和3 d一体化设计趋势,有助于提高整体的吞吐量。功率降低是手持的关键驱动因素和wall-powered应用程序。电池寿命是移动应用的关键和能源数据中心和冷却成本是非常重要的。”

路加福音朗,低功率产品工程总监节奏与萎缩的几何图形,补充说,“即使在28 nm,你把芯片上可容纳的晶体管。与其说是一个关心的区域。”

EDA一直在试图减少浪费力量。但如何有效是吗?”行业,都有一个共识,一旦你已经写好了RTL,80%的权力是关起来,”朗说。“所以不管你做什么,你玩20%。”

有机会扩大超过20% ?“电路是看起来对他们有用的工作,“Wingard说。“顺序背后的技术时钟门控是一个更深的状态空间。如果该值计算在接下来的周期,这个周期是扔掉然后没有必要计算。但我们也需要看看状态空间远得多。EDA工具不太可能会得到,他们可以做这个设备的整体功能。”

朗认为,有工具,认识到这是一个非常困难的问题。“设计师需要花更多的时间看权力有效的体系结构和构建RTL。你不能把负担到软件上认识到这些机会。目标80%的设计师能做什么?”

艾伦•吉本斯权力架构师Synopsys对此说,“我们可以耗散功率定义为一个)功率消耗而不做有用的工作或b)太多不必要的功率消耗在做有用的工作。”

在EDA可以帮助
一个领域EDA和可以很好地帮助datapath公司内。“在datapath公司组件我们很可能看到浪费功率故障和开关活动用于生成一个datapath公司的结果不是必需的,”吉本斯说。“通过优化datapath公司组件的实现,我们可以创建更加平衡的结构,表现出更少的故障,从而减少浪费力量。此外,通过实现datapath公司控制可以防止激活datapath公司组件时其输出不需要从而显著节省动态和静态力量。”

朗同意问题与故障有关。“很难回到获取故障信息合成工具来帮助减少风险。我们谈论的是大量的权力。但即使你可以证明被故障,你能做什么呢?缺乏能力的自动减少这种力量意味着很少有人费心去分析它。”

不仅仅是在正常操作期间,EDA可以帮助减少权力。“功能你可能只有10%到15%的活动设计,但在测试你可能会接近50%,”朗解释道。“你可以分析寄存器扫描转移和发现导致大量的活动。当你看哪些寄存器逻辑,可能会导致最大的圆锥很多开关,您可以登记门关闭输出,这样你保持安静的逻辑。你只能这样做不是关键路径。否则时间会生气的。”

功率降低技术
Dual-edged拖鞋是另一个领域获得利益。这些可以在上升和下降触发边缘,这意味着可以减少时钟频率两倍。这可以节省大量的力量时钟树。

古普塔补充说Ansys几步,可用于识别电力损耗。“权力减少需要一个全面的方法和不同的技术是有效的在不同级别的抽象上,”她说。”这样一个分析技术是看的累积活动网每个设计层次。这一块应该是只在数据传输,但也在积极数据接收是一个力量”的缺陷。这可能不是在功能模拟接触,但将会暴露在这样的设计活动分析。活动分析跑得快。RTL电动工具还为设计者提供钩子创建他们自己的规则定义和活动时不同的操作模式,是多余的。”

有一类功率降低由分析技术,但它是设计师需要修改。古普塔提供了一个例子。“记忆使用重要的权力。一个相当常见的活动缺陷是当一个内存默认读模式不写作时,即使不需要的数据。RTL技术轻松地识别这种冗余活动周期。”

Wingard指向内存架构的另一个电能节约选项。“系统受到外部存储器的道路往往处理块使用fifo脱离那些记忆。当处理块完成了工作单位并已承诺结果FIFO,它可以关闭而FIFO所承担的任务是获得的其他数据回内存。它没有意义的处理单元,直到醒来输入FIFO积累了足够的数据,他可以全速运行。”

古普塔说:“关注闲置的操作模式也成为冗余活动检测的主要方法。任何和所有活动可以作为冗余目标,与一个活跃的向量,需要更多的设计知识资格“有用”从“冗余”活动。”

如何找到bug
找到合适的向量识别能力缺陷可能是一个挑战。

“我们必须充分理解设计操作的环境为了确定如果我们做有用的工作,即分析设计时操作在一个完整的或代表软件负载,“说Synopsys对此长臂猿。“这意味着软件——(或表演场景)简况权力分析,我们可以检查本身的功耗以及状态空间设计。硬件是如何被使用的完全决定了电力消耗。所以场景驱动优化的状态空间让我们确保在任何时候在场景中,只有权力州必要提供功能是活跃的和其他权力国家禁用的。”

这些向量是从哪里来的?“当我谈论用例估算和测量能力,大多数人把性能用例和添加10%或20%以上,“Wingard说。“有一个巨大的重叠的性能优化和他们所做的描述。它能告诉我如果我的电网是健壮的,如果我的包装能够把足够的热量。”

但这可能不够。“设计团队竞争实力现在投资更多的写作向量对权力行使的操作模式有针对性的功率降低,“古普塔说。“为每个这些模式,使用各种方法发现浪费活动。”

朗表示同意。”验证人写道testbenches来验证芯片的工作方式,”他说。“他们希望发现设计的缺陷。这些活动并不反映现实。只有当系统的人参与,他们一起把固件和一些软件和co-simulating他们。随着智能手机,人们启动芯片中模拟器和模拟电话。这就是你得到现实的力量。我们能做模拟动态功率分析,您将创建一个概要文件的动态切换活动随着时间的推移。在峰值开关可能是有峰值功率。然后你可以将其分解和追求最大的块画。这可以帮助你集中注意力。”

在EDA斗争
EDA与权力斗争的一个原因是因为它是一个系统问题。它包括一切从制造工艺SoC,超出了固件,操作系统和一些软件层。在大多数情况下,决策是不简单,包括妥协。朗描述了一个假想的设计权衡手臂当他们介绍big.LITTLE工程师可能。“如果你使用一个应用程序,该应用程序需要大量的马力,你会打开大的处理器,并且有很多的速度和能力。如果你做一些简单的,如听音乐,它可以关闭大处理器和小处理器运行。”

“他们可能是刚刚离开了大处理器和实现动态电压和频率扩展朗(dvf),“继续。”在这里你放慢速度,降低电压和较低的权力运行大的处理器。但这仍然消耗了过多的权力。把另一个处理器是一个更好的解决方案。与dvf考虑,你需要一个电压调节器和区域和电力消费吗?与大。他们增加了以节省电力。”

朗权衡更进一步。“此外,人们做dvf发现电压调节器有一定的效率。时最有效的提供一定的电流。如果你断电电路,即使它需要较少的电流,说90%,监管机构不会减少。它可能只下降了20%。因此,逻辑是在深度睡眠模式中,监管机构仍消耗电力。在某些情况下,我看到人们穿上小监管机构和监管机构并在它们之间切换。这又是放弃拯救力量。”

吉本斯需要讨论的另一个层面。“软件设计不佳,任意醒来客房类型的处理器功能应该被识别并固定。软件没有充分利用关闭和dvf硬件特性会产生一个具有潜在的能源利用率低的平台相当浪费力量。”

吉本斯表明,“考试的状态空间设计运行时软件负载下是最好的早期尝试在设计过程中使用系统级设计技术(如权力意识虚拟样机),我们可以使用的地方抽象模型的设计和组件的功率特性知识产权。运行在更高的抽象级别允许我们隐藏不必要的复杂性,使实时性能在附近模拟。这种类型的环境中,我们可以非常快速地评估和优化电源状态空间进行必要的更改软件,系统电源管理和硬件架构设计的本身。”

Wingard希望看到一个更好的power体系结构被定义在硬件水平。“硬件事件是做到这一点的一种方式。如果有一些发生在一个地方,知道不是有用的东西,然后我们可以翻译到功率控制决策。因为我们可以这么快,我们可以恢复电路功能状态在很短的时间内与软件控制系统,操作慢500倍。”

“第一件事是达成一致的一组接口的通信信息,“继续Wingard。“单线,说如果我主动或闲置是一个令人难以置信的有价值的指标系统的其余部分。可能引发粗时钟门控水平。你还需要接口,也许是比这更详细的和可以提供频率的信息需求。一些已经定义。手臂的p沟道一些multi-bit信号信息力量。”

结论
所以权力有多重要?它已成为最重要的因素在设计吗?我们需要更多的标准吗?

“EDA想出了权力统一格式,是一个很好的开始,“Wingard说,“但它真的帮助的最低层找出如何做到这一点。它并没有告诉我们任何关于协议或如何决定权力状态转换和顺序发生什么。我们可以试图标准化工作,但我们要小心,不要太快,因为没有工作。复杂的公司可能的方式,他们今天所做的,但我们仍然处于学习阶段。”

吉本斯补充道:“当微调的性能设计,我们通常花大量的精力提取这些几皮秒满足预先设定的绩效目标并获得最后一盎司的性能设计。这通常在能耗成本我们。”

有关的故事
技术讨论:功率降低
为什么得到颗粒对能源可以产生巨大的储蓄和如何利用空闲时间。
缓存一致性如何影响力量,表现
第1部分:看看沟通跨多个处理器在一个SoC的影响以及如何更有效。
分析权力的完整性
确保电网足以维持功率输出。
达到功率预算
为什么权力仍然是一个问题,如何将变得更糟,能做些什么。
SoC电网挑战
SoC的动力输送网络的效率如何,多少他们过度设计,以避免大量的问题吗?
实现限制功率优化
为什么动态,静态泄漏和热在整个设计过程中需要处理的问题。
SoC设计电网
没有工具,确保最优的动力输送网络,行业转向启发式和工业的建议。