结合不同级别的配置和定制以满足PPA的目标。
作为高性能处理器的需求继续增长和半导体缩放法律继续显示他们的限制,需要处理器优化是不可避免的。像我解释以前的博客RISC-V旨在使。然而,并没有放之四海而皆准的处理器的优化方法。每个工作负载和每个应用程序有自己的需求,有不同的优化方法。您可以修改处理器IP在不同级别,每个都有自己的好处。在这篇文章中,我们定义,探索不同的处理器的优化。从配置到定制,让我们看看您可以使用它们来创建优化处理器,满足特定的需求。
我们可以定义三个层次的处理器优化,与不同的利益和用例。所有三个层次并不是相互排斥的,你可以把它们实现PPA的目标。
3个层次的处理器定制。来源:Codasip
每个处理器的IP附带了一组可调,预定义的参数。他们提供一个默认值,您可以修改和设置为一个你需要特定的用例。你通常设置在RTL级、轻松地修改这些参数。这种级别的优化是非常普遍和广泛传播。这些参数包括中断的数量,存在与否的一个简单的功能,还是一个缓存大小。
预计这种级别的优化对于任何处理器IP和显然是可用的标准Codasip RISC-V核心我们提供RTL。IP完全验证,从而简化了应用程序的集成,但是参数和可能的值的范围是有限的,以及探索空间。
提供这些参数是必要的,但不足以创造一个真正独特的产品为您的特定需求。为什么?由于有限的选择和实施在RTL级,这是出了名的难以用参数表示。因此配置只给你有限的控制最终的设计。
现在让我们看下一个级别超出配置。在高级别上,这个概念类似。但这里的想法是使更大、更复杂的参数,导致RTL明显不同。配置选项的例子包括:
这种灵活性是处理器IP不常见。所有Codasip RISC-V核心设计的高级语言CodAL可以配置Codasip工作室。你只是从配置器GUI,选择先进的参数和工具生成RTL只包含自己的优化配置。
在引擎盖下,CodAL源代码的处理器功能的所有选项呈现给用户。然后综合CodAL RTL Codasip Studio工具。
你可以选择在一个大型CodAL配置选项的列表。你不需要任何特定的知识CodAL(尽管这c编程语言是简单和直接的)。这是一个很好的一步朝着一个定制的产品为您的特定应用程序。实际上,当你准备好了一层和优化硬件和软件,你可以从相同的源代码。
这里我们进入了另一个级别的优化。设计师实际修改IP访问一个更高层次的目标应用程序的效率。这是自定义计算的范畴。
定制的Codasip RISC-V IP的核心意味着细粒度的修改能够修改任何你需要在源代码中,体系结构和微体系结构的水平。而不是修改现有的参数,您现在可以添加或删除指令,彻底改变寄存器设置或添加新功能或接口。Codasip工作室的分析功能点潜在改善领域,很快给你反馈应用程序如何执行这些修改,这是至关重要的快速迭代,得到最优的结果。
从一个验证RISC-V核心也让这个定制项目更快,可以显著减少验证工作,这通常是最耗时的任务在一个设计项目。全面优化Codasip RISC-V核心,完成与CodAL Codasip工作室,是一种可行的方法来得到自定义计算为您的应用程序。整个设计流程自动化,工具自动为您生成一个SDK和HDK意识到和匹配您的自定义的核心。不需要手动创建的一切!
自定义计算自动化的方法。来源:Codasip
假设你想优化处理器特定的机器学习工作负载,如卷积神经网络(cnn)。
设备级的人工智能的一个重要转变处理,能够运行AI /毫升任务时选择一个SoC成了必备或对物联网应用单片机。但是嵌入式设备通常是资源受限,很难人工智能算法在嵌入式平台上运行。
使用Codasip L31 RISC-V核心和Codasip工作室,我们可以探索和定制处理器设计ML算法运行时提高其效率。分析工具允许设计师比较标准的性能和优化的核心,强调自定义指令来得到的好处。
我们的方法是调整处理器在不同级别:
我们的方法为毫升处理器优化工作负载(用例)。来源:Codasip
通过分析基准图像识别上的应用程序,我们确认图像卷积是一个主要的瓶颈,超过89%的CPU时间。少于200行CodAL代码足以实现卷积加速器,紧密集成到Codasip L31核心。只有不到10%的影响最大频率,这一修改提供> 5×性能增加,> 3×减少能源消耗。Codasip Studio自动生成优化的编译器,使效率提高而不改变软件!
我们描述这个用例的所有细节专门的技术论文。
像我们说的,不存在放之四海而皆准的处理器的优化方法。处理器IP修改可以在不同的层次,每个层次带来不同的好处。通常所有的组合,帮助你达到最佳PPA独特的产品开发。
|
|
|
|
|
|
|
|
|
|
留下一个回复