可以牺牲一点时间来回收功率指标。
在创建ic的过程中，数字实现阶段的重点是满足为设计定义的性能、功率和面积(PPA)目标。传统上，当谈论PPA指标时，“性能”一直是主要焦点，在会议时间安排后，尽可能恢复功率和面积。
但随着设计转向更小、更先进的工艺节点，以及开关活动已成为功耗的主要组成部分，功率有时会将“性能”推到一边，成为PPA的主要焦点。当然，设计师想要更低的功耗，但不能以性能较慢的芯片为代价。
数字设计软件可以帮助SoC设计师实现他们的设计目标，但不能总是在不牺牲性能的情况下实现最低功耗，而且很多时候还会牺牲上市时间。现代、灵活的IC数字实现工具改变了这一等式，使最佳功耗设计从本质上带来更好的结果。
以下是一款具有单一统一数据模型、创新低功耗方法和内在智能的新型地点和路线软件如何帮助设计师快速实现低功耗优化的性能、功耗和面积(PPA)。
在IC设计过程的实施阶段，如何在不牺牲性能的情况下实现严格的功率规格?这取决于软件处理多个功率域的能力，以及它在整个流程中为实现低功耗目标所执行的优化类型。物理设计软件可以以多种方式解决这些电力挑战，但本文将重点介绍西门子公司的Aprisa数字实现工具PowerFirst中的几个独特技术元素。
PowerFirst能够工作，是因为Aprisa构建在以细节路由为中心的体系结构上，该体系结构具有在整个流中共享的统一数据模型，允许在流的每个步骤中使用真实的路由信息和寄生信息。
Aprisa的PowerFirst优化将“最佳功率”作为最高优先级，并在整个流程中朝着这一目标努力，使用基于活动的布置和路由来降低动态功率。通过将功率指标作为优化过程中的首要目标，设计人员可以为该节点、库和设计规格实现尽可能好的功率，然后从这一点开始优化以达到时序目标。这种方法比在设计中使用最耗电的电池来实现计时时试图恢复电源更有效。这种方法也大大有助于节省面积。
然而，节能设计不仅仅是选择节能电池的问题。这就是为什么PowerFirst被认为是一种方法，而不是一个单独的功能;它涉及流程中的所有引擎和步骤，以确保以功率为中心的设计实现最终能够满足芯片的性能目标。
来自客户7nm低功耗设计的结果证明了PowerFirst方法的有效性，如表1所示。
Aprisa的核心引擎可以通过一个公共数据模型访问可用的开关活动，在整个流程中使用该模型来优化动态功率。
在放置过程中，Aprisa确保高活性网络较短，以降低电容，而低活性网络可以处理较长的电线(图1)。在时钟树合成(CTS)过程中，高活性触发器集群的网络连接保持较短，以降低电容，低活性网络可以展开，以缓解拥塞。在布线时，该工具增加了高活性网络上的间距以降低耦合电容，而低活性网络则更有效地利用了可用的布线轨道。
从一开始就对低功率进行优化，比在设计堵塞时在后续流程中使用功率恢复技术获得更好的结果;路由轨道不再可用，任何更改都会产生无尽的定时eco。
图1:在不同步骤管理耦合电容。
Aprisa的功率感知CTS可以通过减缓时钟树上缓冲区的急剧转换来降低开关功率，而不会导致转换违规。该技术可以显著降低电池和网络的开关功率，同时还可以节省面积。
在构建时钟树时，目标是实现最佳延迟和倾斜，但这可能导致使用更大的缓冲区或过多的缓冲区(图2)。
图2:在CTS中，用小时间换取大功率降低。
通过一个非常小的倾斜，发射和捕获时钟是平衡的，数据路径可以更容易地满足定时。对于较大的倾斜，数据路径最初可能无法满足计时要求，但可以通过优化(如增大单元格或添加缓冲区)来修复。允许更大的倾斜最终会减轻由于非常严重的倾斜而带来的功率成本，甚至在关键分支上也是如此。
对于非关键分支，大缓冲区和小缓冲区有时会结合使用，以实现紧密的倾斜。但如果路径不是关键，时间已经满足，更紧的倾斜是不需要的。这意味着可以牺牲一点时间来回收其他指标，如将一些大型缓冲区切换为较小的缓冲区。
它可以在地点和路线过程中降低功率，也可以通过使用专门设计的现代软件来实现最佳PPA。Aprisa构建在以细节路由为中心的架构上，在流程的每个步骤中使用真实路由信息和寄生虫，从而获得更好的整体PPA、一致的时间和DRC，以及与签到工具的良好相关性。
|
|
|
|
|
|
|
|
|
|
留下回复