HW或SW运行显示吗?

在过去,硬件设计,然后通过软件团队为他们添加他们的对产品的贡献。这个工作当软件内容的数量很小,这种做法不明显导致产品延迟。随着时间的推移,软件内容增长和今天人们普遍认为软件占比硬件产品费用,花费的时间和增加了一个重要的,如果不是大多数,的功能。

软件已经变得如此重要的硬件通常被视为最佳支持所需的平台软件。“软件功能将决定硬件功能,而不是反过来,”鲍勃Zeidman说,总统Zeidman咨询。“你会设计软件并给出性能约束(如成本、功耗,内存大小,和身体大小,和工具将构建硬件设计来满足您的约束和运行您的软件”。

但即使是实现这一是很困难的。“硬件的作用是优化系统功能和性能满足要求,”乔恩·麦克唐纳说,深静脉血栓形成,技术营销经理导师图形。“软件是一个大系统的一部分功能,但是当我们开始要求权力,性能和尺寸优化,这些优化变量不能在一个域。系统和用户体验需求必须考虑明白适当的权衡优化指标之间的需求。”

“改变一个SoC设计只有意义基于他们如何让更好的功能,这是最常见的定义的软件运行在SoC,”汤姆·德舒特说,高级产品营销经理虚拟样机Synopsys对此。“这创造了一个硬件和软件之间的相互依存。硬件不能开发和验证软件的上下文之外,需要为目标开发和软件硬件。”

为了让事情更复杂,这不仅仅是一个技术问题。“跨越传统的硬件软件的界限问题,”麦克唐纳说。“公司仍在很大程度上区分。这种划分方式必须改变,一个关键的驱动程序是越来越关注系统作为一个整体,而不是孤立地看硬件。组织意识到不能成功的,除非它是理解,硬件设计和优化的系统上下文”。

麦当劳也觉得关注硬件/软件合作设计是一个分心。“它实际上鼓励划分任务,促进系统的优化可以在每个域独立发生。重点将变得更加全面,每个域必须优化而理解和应对其他领域的需求,跨域边界和优化将更流畅地流。成功的设计在2025年将会更加分化由系统跨越边界的决定而非优化的个人领域。”

“整个软件/硬件合作设计概念是完全打破,是基于一个错误的前提,“补充道尼尔,营销副总裁和业务发展Codasip。“我们很久以前走过的SoC硬件占主导地位,但公司仍然花费数百万许可证核心,然后优化软件平台。所有的努力在这个行业是让这个过程更高效,但它仍然是一个不正确的前提。即使添加新的和不同的优化核心没有帮助,因为评价这些核心太复杂。非母语英语课程和高水平的合成不帮助,因为他们倾向于看看如何更换软件和将其转换为硬件。”

这个行业已经对其中的一些问题。“我们早就认识到设计由于整体设计的复杂性、成本上升的成本原型和更高质量验证的必要性,”解释说,研究员节奏。“事实上,先进的组合验证更广泛地使用大规模IP,改进的数字和模拟工具和复杂软件的转变都帮助设计成本增长速度更可容忍的。然而,的机会物联网(物联网)——可能更多的适度规模和成本的设计,充分体现了需求的自动化大大提高块创建和集成,芯片验证和编程平台。”

专注于物联网创建一些有趣的新要求。“物联网将会需要一个完全不同的产业结构,“卢西奥兰扎说,兰扎techVentures的管理合伙人。“公司制作新的‘东西’作为互联网的新公民不一定会或愿意收购电子设计经验”。

物联网”的一个奇妙之处是一个新类的设计需要进行权衡,”补充说,首席技术官超音速。“这是对我们收集的数据和处理数据。”

Wingard说人们假定有一个层次结构的系统。整个大系统在云服务器的某个地方和边缘设备底部的地方和一些东西。“你去哪里做处理吗?这已经产生了重大的影响能量你会花多少钱在每个节点,健壮的你会如何的网络链路出现故障,你的电池是多大,什么类型的通信技术必须使用,因为与它相关联的数据速率。它变成了一个非常大的系统优化挑战。”

在许多情况下,这是一个优化不仅仅挑战整个行业和硅设计师的关注在一个组织或团体之间。这意味着芯片设计者需要担心如何融入这个更大的图片,这意味着他们需要更好的抽象。

今天,我们仍在处理芯片内的抽象。“努力实现持续集成的硬件和软件创造了业界所谓左移位——本质上的早期代表硬件允许一定程度的软件执行,”Frank Schirrmeister说高级组的产品管理和营销总监节奏。“在一个项目流程,将离开了发展汽车的各种选项和执行软件。”

今天Schirrmeister列出六种方式可以做到这一点:

•软件开发工具包(sdk),而不是硬件建模细节;
•虚拟的平台register-accurate和代表硬件的功能准确,但不与时机;
•RTL模拟,这是技术上的表示硬件而不是通常用于软件开发,除非底层驱动程序;
•模拟,这是第一个平台,允许执行MHz范围,主要目的验证和优化硬件;
•fpga原型,它执行的10 MHz范围,有时100 MHz,和是一个伟大的工具软件开发准确的硬件;
•使用实际的芯片开发板开发软件。

“所有选择除了最后一个使用抽象的一种方法或其他使软件开发尽可能早地,“Schirrmeister说。“权衡时间的可用性在开发期间,速度、准确性和增量所需努力的发展发展。”

但仍有许多未解决的问题。“半导体中断发生,”兰扎说。“EDA在这种破坏和影响硅的法律。EDA设计需要改变它的现在和将来。“兰扎指向一个特定的区域,他觉得需要注意。“无人区是软件和SoC之间的区域。中间没有人解决需求或设计层。模块化作为SoC本身,这是一个荒野,没有和肥沃的土壤。”

三维集成
许多业内人士认为,我们正在接近的时候3 d集成将成为一个可行的和成本有效的方法组装硬件。这个打开需要一套全新的工具和优化,将影响行业的所有部分,包括IP工业。“智能系统的小型化和他们的应用程序需要的混合技术的集成(模拟信号、数字信号、射频MEMS等)在小包装,”帕太兹斯特凡诺解释说,高级应用工程师Silvaco。“2 d集成密度已经达到极端的成本不向小开放设计的服装而3 d集成代表一个选择创新的智能系统设计,提供高包装密度、大互连带宽,低延迟,广泛的模块性和异构性。”

同时还在商业化的早期阶段,台积电规定的长期目标使用3 d超级芯片集成模拟人类大脑。杰克太阳、研发的副总裁和首席技术官,台积电表示,在2013年铸造的目标是做到这一点上只有20瓦。“达到这一水平的3 d超级芯片集成将在今天需要缩小200倍,”他估计将至少7代,大约在2028年前后2 nm节点。

这只是假设摩尔定律和增量开发。通过以不同的方式应对这一问题,很有可能,这种类型的目标能否实现,在更短的时间内,使用神经网络等。新结构、新类型的制造业,新的记忆和新的设计工具可能使这种类型的进步可能在10年而不是15日,甚至可能更早。”

“3 d制造技术结合的新建筑模式通过他们将克服bandwidth-latency障碍very-high-count多核芯片,“预测Pranav莎,首席技术官真正的意图。

但首先有一些需要克服的问题。帕太兹补充说,“3 d集成提供了系统级的设计性能和功能增加收益一旦功耗的问题,温度,互连和可靠性已经得到解决。”

组件的很近间距(μm而不是毫米)有可能降低互连长度,但“这是很难在3 d,和不良的相互作用是订单的情况下比一个等价的平面设计,”帕太兹警告。“互连长度的最小化是许多相互竞争的约束。这样的竞争正交需求需要小说与多目标优化设计工具,提供用户仔细的优先排序和权重。然后共同改进策略可以用来找到最好的妥协。”

一个可能的方法是基于用户定义的惩罚函数代表不同multi-physics现象和成本约束(如插入损耗、热峰值、块包、成本等)。这么高的抽象概念允许用户定义的标准评价驱动块运动3 d空间解决方案。

设计师可以执行3 d集成使用现有的工具吗?“现有的EDA工具可以用于这个今天,”说,总裁兼首席执行官整体三维。“如果我们假设一个层是逻辑,一个是内存,现有的EDA可以做这项工作。EDA工具是任何设备的一个重要组成部分,但关键是,你需要一个解决方案不改变EDA。随着市场建立和应用程序开始扩大,EDA公司将扩大支持,事情会好转的。”

甚至还有限制应该从EDA期望什么。“总有一天我们可能的工具可以找到最佳的地方一起记忆和适应一切的方式,但即使今天从生产的角度来看,您可能希望将一层分配给逻辑与不同的内存,可以优化为每个流程,“或者巴赫解释道。“通过分离成不同的层,必要的EDA工具对每一个是不同的。前几年的这种类型的3 d芯片,我们将看到有些限制的解决方案。”

3 d的优点之一是,他们不仅可以单独处理,但是他们可以看起来更像乐高玩具,他们可以插在一起。“在一个二维的世界里,如果我有一个自定义的设备,然后整个设备必须建立对我来说,“或者巴赫说。“我可以买单个芯片以及它们之间设计一个印刷电路板。3 d允许我做设备的集成,我就能chiplets塞在一起。我不设计,构建,我只是购买和整合。”

未来几年内将需要许多新的EDA工具生成的整个范围从微观到宏观,从设计的角度来解释它所面对的硬件、软件和系统。EDA可能会努力做所有这一切的,我们可以期待更多的EDA之间的合并,软件公司、系统公司,甚至制造和组装公司。