安全风险共同集成电路的测试策略和如何减轻它们。
应用程序像智能卡和国防工业中使用的设备需要安全保证敏感数据访问外部代理。这曾经是一个利基要求通过定制的解决方案。然而,现在汽车和cyber-physical系统正在激增,要求在安全测试和监测成为主流。当前最好的策略是增加安全在不同级别的SoC发展提供最好的保险深度防护解决方案。图1展示了一个高级设备安全在整个生态系统的概念。
图1:西门子深度防护解决方案。
测试结构的实现,系统完整性在图1中,可以显著妥协任何功能安全特性已经设计的一部分。让我们看看常见的集成电路测试的安全风险策略和如何减轻它们。
扫描链提供完整的访问顺序测试设备的要素。串行访问设备大头针允许测试模式提供检测所需的刺激和反应的缺陷。
而完全可访问扫描链都是很好的测试,他们不安全的,因为他们允许方便地访问设备的任何部分。对于安全的应用程序,行业需要替代方法提供确定性的扫描测试的好处,同时保持所需的集成电路安全。
除了扫描链,现在大多数设计某种形式的测试访问机制(TAP)。这是一个简单的外部接口如IEEE 1149.1 (JTAG),也可以是一个内部和外部接口与一个在系统测试控制器用于运行在系统测试。
水龙头大多是用于安装、配置、运行和数据收集中各种复杂的测试结构的设计。一旦启用,点击直接访问许多关键寄存器内的设计,将敏感数据置于危险之中,或者在某些情况下,导致设备之外运作它的目标函数。防止利用作为一个简单的后门安全威胁,它必须尽可能安全中的其他功能接口设计。图2显示了如何用一个基于JTAG水龙头测试访问机制(TAM),可以有多个脆弱点开放攻击,内部和外部。
图2:典型的JTAG TAP-based TAM。
有集成电路测试方法更好的从安全的观点。功能模式确保设备是设计和满足其功能规范。虽然困难和耗时的创建、函数模式是用于安全的应用程序,因为他们可以在一个封闭的环境中创建由芯片设计团队和应用在一个安全的测试环境。
内建自测(阿拉伯学者)是更安全的测试技巧,因为它使用一个伪随机模式发生器(PRPG)嵌入到电路芯片上创建模式,通过设计的扫描链应用它们。一个芯片上的BIST控制器控制模式的数量,改变周期,和其他参数,允许测试完全包含在设备。外部起始信号启动测试和最终的独特签名扫描。鉴于这种简单的接口、逻辑阿拉伯学者是理想的应用程序需要在系统测试功能,测试逻辑可以通过一个简单的董事会层面控制访问,比如JTAG水龙头控制器。
对于扫描测试,一个安全的嵌入式测试压缩提供了确定性扫描测试的好处,同时满足安全需求的安全的应用程序。使用测试压缩是一个分布的新方法扫描测试数据在总线系统,使同步测试任意数量的核心甚至很少有芯片I / o。这种总线通过测试可以减少测试时间通过启用高速数据分布,通过有效地处理核心之间的失衡,以及通过支持测试任意数量的相同的核心不变成本。一个基本总线扫描数据交付体系结构如图3所示。
图3:基本总线通过扫描数据架构。
总线扫描数据分布还增加了一个安全级别上的嵌入式测试压缩因为访问扫描链有一个额外的抽象层次。总线在SoC,扫描数据删除的直接访问外部针扫描频道。转移到和从内部扫描链的数据压缩和通过交付测试总线。
总线扫描数据分布还支持芯片上的比较。芯片上的比较可以确保没有数据,通过功能性拖鞋可以采取片外,因为生成的实际检查结果是芯片上完成。这消除了需要的数据扫描失败永远从芯片。这增加了另一个级别的安全性,因为没有数据触及内部功能逻辑芯片的。芯片上的通过/失败结果存储在一个状态寄存器相比,这不是功能逻辑的一部分,通常是IJTAG阅读的基础设施。
最后,对于安全的ICs,设计师需要看一个安全测试访问机制(TAM),通常JTAG在今天的SoC。TAM使功能在设备调试模式和功能也可以在一些地方映射到地址地图,这是至关重要的,这个接口有一个高水平的安全保护。
在过去,解决保护TAM一直没有债券JTAG针生产计划,或断开测试访问端口(TAP)在设备完成后最终测试。然而,日益需要在生活中分析数据收集和客户回报分析soc在汽车和安全应用程序中,我们需要访问网络外部或内部测试通过嵌入式安全岛和芯片上的安全管理器插座。
可以实现不同层次的安全,所以不同的钥匙可以打开设备不同的水平,为各种应用程序或用户授予不同的访问权限。这种方法被广泛使用在汽车的生态系统。图4显示了场景不同级别的访问将是合适的。
图4:不同级别的访问芯片可以授予芯片在不同阶段的生命周期。
soc的安全的应用程序,包括汽车和医疗器械,需要特别注意在设计和生活中的操作风险缓解。这里讨论部署所有的安全技术和构建多个环的防御。使用现有测试技术引入许多级别的保护可以提供一个重要的防御恶意攻击。尽管其中一些概念passive-they只是提供一个锁对access-others也反应,他们可以检测到威胁时采取规避行动。
|
|
|
|
|
|
|
|
|
|
留下一个回复