产业似乎统一时需要新技术的系统级验证,但是,我们探讨了足够的可能性在标准化之前?
基于验证已成为热门话题。吩咐很多关注近期DVCon,承诺解决的许多问题困扰功能验证,可以提供一个自动的方式来执行系统级验证,使之间的可移植性测试模拟、仿真和原型设计,减少了损耗由约束随机测试模式生成应用于通用验证方法(UVM)和SystemVerilog,等等。难怪几家公司创新尽可能快,看到了新兴技术的巨大希望。
给这样一个强有力的信息,可以情有可原,这技术是享受爆炸性增长和全面的行业风暴。但这不是真的。它仍处于初期阶段,只有最先进的设计公司已经使用或评估这项技术到目前为止。的说法杰弗里·摩尔,这是一个技术尚未越过鸿沟。
在一份新闻稿中3月4日,导师提出一个新的图形Accellera标准委员会成立调查基于测试的标准化规范标准。为了强调这项努力,导师将其现有的技术捐赠基于测试规范格式标准化工作。
作为回应,Accellera董事会提出一个更广泛的范围超出基于testbench更加有益。相反,他们批准了一个便携式的形成刺激规范提出工作组(倍增)研究便携式刺激规范的有效性和必要性。他们已经创建了一个网页进一步解释这个。
我们为什么需要另一个解决方案吗?
“毫无疑问,我们将需要额外的工具,语言和方法存在超出今天,”Mike Stellfox说,技术主管验证解决方案架构团队的节奏。“今天标准试验台语言和工具,SystemVerilog和e,是为constrained-random, coverage-driven“自下而上”验证硬件和最适合的IP和子系统验证。这些语言和工具的支持并不适合SoC“自上而下”的用例验证,DUT由硬件和软件控制硬件,显然在这个空间有创新的余地。”
问题是日益增长的复杂性,将验证变成一个巨大的挑战。“普遍的验证方法(UVM)似乎工作相当不错的IP水平和小芯片或子系统,”托马斯·l·安德森说,负责营销的副总裁Breker验证系统,“但差距发生对于包含嵌入式处理器的全芯片soc验证,该UVM并没有解决好。”
甚至UVM没有普遍的支持。负责市场营销的副总裁戴夫•Kelf OneSpin解决方案,不确定我们有UVM中有坚实的基础。“看起来SystemVerilog加上UVM,认为基于仿真的正确的方向流动,实在太复杂,工程师让他们的头。毫无疑问的这是由于它的起源与多个大公司推销自己的想法,可能,在热情的委员会成员,并有很强的意见不是由其他人共享。”
一般行业的声音似乎是他们厌倦的验证方法,在今天和的方式出现。
SoC验证用例似乎是很多人想的方式描述系统级活动,和他们可以互动的方式。由于缺乏标准描述,大多数公司被迫开发一组直接覆盖系统级特性的测试集。
解决方案的好处
在导师的提案中,概述了三个基于测试规范的好处:
Breker安德森支持这些说法:“基于场景模型是可扩展的二维。它们使IP-to-system垂直重用,因为任何图表为个人开发的IP阻塞可以直接实例化到更高层次的设计一直到全芯片级别。这提供了比testbenches更加重用,因为UVM验证组件(uvc)和其他testbench元素不能简单地组合验证的向上移动。场景模型也横向重用在一个SoC项目的进程。相同的模型为虚拟原型,可以自动生成测试用例RTL模拟,模拟加速度,软件仿真(ICE), FPGA原型,和实际SoC硅在启动实验室。”
这就解释了为什么一个图论方法验证专家们的影响力越来越大。“基于规范证明无限优于SystemVerilog constrained-random自动追踪和消除冗余序列的生成和场景的规范,”解释了Tom Fitzpatrick在导师图形验证技术。
基于规范的一个固有的优点是,用户必须编写一个模型比今天少,非常直观的用户,即覆盖模型。这是因为图定义了一个场景从刺激的结果。结果,并通过图形输入的路径满足,结果是覆盖模型。
“设计功能覆盖率,还没有人发明了一种解决方案,它可以刺激/测试相关规范来实现功能覆盖目标,导师的Fitzpatrick说。“在最好的情况下,我们可以将哪些测试覆盖率达到的功能点,但我们不能(还)预测哪些测试规范将达到特定功能覆盖点。”
“OneSpin使用基于技术的高级操作断言,这是一个有效的方法来描述调度和交互在合理抽象的层面上,“Kelf说。
“从历史上看,管理复杂性的方法是通过抽象,“解释Hemendra Talesara,验证在突触的技术设计。“图表允许一定程度的抽象测试计划/报道,接近规范。他们允许我们捕获测试空间更抽象的方式,使增加自动化。”
解决方案的局限性
节奏的Stellfox并不确定这些方法解决所有的问题,。“担心我听到来自顾客的评估基于方法是,他们不得不依靠工程师想和确认所有必需的测试场景的合法性。指导测试的老问题,对于复杂的芯片,它是非常困难的工程师认为他们需要的方式来刺激设计。审计用例的合法性仍然留下了大量手工工作的SoC验证工程师。图论方法可能会给你一个很好的方式来组织你的直接测试,但在一天结束的时候,它并没有解决盲点客户面对当试图创建复杂的soc测试场景。”
现在是时间标准?
DVCon面板,这个问题开始了激烈的辩论。Janick Bergeron, Synopsys对此研究员说:“一个标准显示我们越来越成熟。对SoC还为时过早。“用户反击,说这个问题已经存在了很长一段时间,EDA缓慢需要解决。但一个确定的需要并不意味着解决方案开发的EDA行业准备标准化。
Breker是公司一直在开发基于多年来验证解决方案。Breker安德森建议谨慎。“我们最近大大简化图规范格式,“他说。”一年前发生的标准化,这种高水平的创新将今天已经不太可能,用户很难指定场景模型。”
只有少数公司运输解决方案使用基于规范迄今为止,表明这项技术还年轻。其他人同意额外的创新可能仍然是必要的。“这是不清楚可扩展的图论方法,甚至如果这是最好的SoC验证方法,“节奏的Stellfox说。“需要更多的时间在行业创新的解决方案在这个空间我们创建另一个标准的东西并不是证明或采用广泛的产业。”
Stellfox指出,我们的行业是基于最好的标准方法,在实际项目的应用,证明了许多客户。”一旦技术证明,看规范语言或其他输入所需的工具。我没有见过或听说过许多客户说图论方法已达到这种程度的成功。”
导师的Fitzpatrick却有不同的看法。“不是标准化的格式此时将阻碍创新,防止更多的用户享受的好处这种指定的方法刺激/测试场景,”他说。“如果我们关注语法的傻瓜在这一点上,我们将在海上失踪的螺母和螺栓和风险标准化弗兰肯斯坦的面积而不是价值除了设计和验证标准。”
OneSpin Kelf是更有力的在他看来:“我们应该给这些技术市场机会在撞击下来Accellera喉咙。也许我们应该进入一个需求收集阶段,使用所有的标准化过程的一部分,不仅输入整个行业,其政治动机的成员。”
“标准做需要时间,”突触设计的Talesara说。“基于验证证明本身在市场上。最好不要扩散太多语言。创新者宁愿花时间和资源来构建新功能到他们的产品比工作标准化。花了一些时间来收敛等空间,这可以缩短为图形语言,如果我们现在行动。”
或Kelf指出,“就像好笑话,好标准化的努力…时机。”
参与
大多数设计公司没有得到积极参与的创建标准,他们使用。在许多情况下,这是因为创建标准发生了很长时间他们感兴趣的使用技术,或者没有足够的时间花在委员会会议。但现在是一个罕见的机会时,他们也会有影响。Accellera正在启动会议这种潜在的努力和您的输入是很重要的。如果你能亲自参加会议,你应该。如果你不能,让马修·巴兰知道你的感受。这是重要的输入和它并不重要,如果你是赞成,还是反对,标准化过程。让你的声音。
这次会议将于星期三,5月7日,从早上10点到下午4点。太平洋时间在弗里蒙特的导师图形办事处,加利福尼亚州的午餐将为与会者提供生活事件。
如果你计划参加这个会议,请回复包括任何饮食限制:
马修·巴兰——导师图形
(电子邮件保护)
电话:(503)685 - 1716
手机:(503)481 - 7242
|
|
|
|
|
|
|
|
|
|
留下一个回复