FPGA原型的进展

FPGA技术设计原型制造新的进展要求增加硬件和软件之间进行更好的整合。

FPGA原型,也称为物理原型,一直支持所有主要的EDA玩家一段时间,它被认为是一个重要的工具最大的芯片制造商,以及仿真和模拟。但其增长,刺激了物联网(物联网),各种各样的新市场,最重要的是加强连接硬件和软件之间存在复杂的芯片,它可以对权力和性能产生重大影响。

不过,FPGA原型并不总是友好的。很难处理,特别是当涉及到分区。虽然技术是快速,它有限制。

一直有大量的赞扬这项技术。“这是一个独一无二的结合速度和准确性在你的第一个硅回来之前,”道格·阿莫斯,ASIC FPGA原型和活动家导师图形说,FPGA原型。

设计师可以采取SystemC虚拟模型接近一个设备能做什么非常早期的设计流程,但是他们确实有差异,特别是对时机,会导致软件执行不同。许多医生更喜欢等到RTL是可用的。

”模拟器和模拟器,你可以看到所有你所有你需要的可见性,”阿莫斯说。“但我不能运行的软件堆栈,所以我栈的底部,在硬件相关的软件。我相信原型设计的独特之处在于它能够将整个软件栈,最快的speed-probably不运行它接近最后的硅是什么,但它是最好的你会得到之前,硅是可用的。然后,你去。你真的锻炼高墙的SoC函数使用。你有机会将你的硬件和软件,并运行这些在现实世界的数据流。这就是为什么人们去所有这些长度来创建这些FPGA原型。”

那么,FPGA原型适合阵容的工具吗?

“比模拟仿真运行得更快,”Frank Schirrmeister说集团的产品营销主管抑扬顿挫的系统开发套件,其中包括FPGA原型、模拟和仿真,常见的前端。“仿真通常是在兆赫范围。流中的可用相当早期因为多年来我们已经开发出复杂的编译前端来把你的RTL快。FPGA原型,你现在本质上把你的设计和映射为一组FPGA,相当自动化一旦你手动优化设计FPGA。它可以在几十兆赫范围,所以比模拟快一个数量级。因此,它非常适用于软件开发。fpga原型的主要用途是软件开发,这就是设计团队提出他们的操作系统。他们会把裸机软件运行在设计之前硅可用。”

汤姆德舒特,产品营销主管物理原型Synopsys对此,列举了在fpga原型设计周期的复杂性。“设计一个高性能和低功耗设备时,有一个巨大的需要,设备上运行的软件,”他说。“你需要一个高速开发系统来验证这一切。”

总经理博Zalewski硬件部门Aldec对此表示赞同。“FPGA原型和模拟之间的选择是一个权衡速度和调试功能。原型提供了更高的速度,因为直接从时钟振荡器和锁相环时钟驱动。但他们运行在恒定频率和不能停止,这对高级调试是必要的。在仿真中,仿真控制器生成和控制所有设计时钟和可以阻止他们在任何时候为了调试。结果是,成型速度快于仿真,但仿真提供了调试功能接近模拟和不同选项的集成与其他工具,比如模拟器(加速度)或虚拟平台(混合)。这就是为什么原型用于软件项目,在开发人员需要尽可能多的操作系统启动的速度或应用程序执行,例如,当仿真硬件团队可以使用验证和调试,或系统级团队在混合模式与虚拟平台与模拟器”。

分区
与原型的一个关键挑战一直是分区。虽然有改善随着时间的推移,它仍然是不完美的。

分区是通过使用一个典型的“分而治之”的方法,因为系统非常复杂,很难做任何事。Synopsys对此“德舒特指出,分区在FPGA原型是至关重要的,这是一个艰巨的任务。“我们确保我们的分区软件是意识到硬件的具体细节,”他说。“我们已经能够自动分区。我们的一些最先进的东西,只是因为系统可以运行很多不同的选择,它可以比手动分区在很多情况下做得更好。”

节奏的Schirrmeister同样说分区是越来越容易了。“问题变得更加可控。都是关于智能分区之间的不同的fpga。”他说这是真的,即使已经扩大到20亿gate-equivalents FPGA设计。edge节点设计在物联网设备通常是较小的设计,和可能没有分区。

较小的设计,它可以帮助fpga本身越来越密集,进而增加容量。但是,几乎没有跟上步伐对于更复杂的设计。“fpga保持增长,但设计保持增长,也“阿莫斯说。“那么,粗略地说,你还砍成相同数量的肿块。大概一半到三分之二的设计还需要多个fpga。”

虽然一些从两个fpga设计的目标,这不是真正的原型,阿莫斯说。“你在做什么你准备从头FPGA设计,因此你创建RTL,这很好和友好的FPGA。你理解FPGA的局限性在规模上和时钟和记忆等等。以来,人们总是这样做可编程序逻辑的开始。但这不是我所说的原型。原型是反过来,你从RTL的芯片。即使是一个FPGA,你还有所有的工作要得到它之前,你开始思考的分区。”说着,他补充说,“有很多我称之为FPGA敌意的RTL代码。”

远程软件开发行业已经成为一个不争的事实,德舒特说。“越来越多的软件开发人员在全球范围内,”他说。在印度有许多软件开发人员,例如,和中国正日益成为软件代码的来源,与团队合作在日本,韩国,和美国根据Synopsys对此执行官。一些开发人员更愿意在家工作。“那类型的灵活性是变得越来越重要,”他补充说,这是更容易和更便宜的船一个原型比一个模拟器。

其他问题
阿莫斯说有几个调试公司五年前出现在DAC和大部分的消失或被收购。美国泰克收购了Veridae系统2011年,和导师图形从美国泰克两年后买了,调试技术。“调试原型仍是一个问题,”他说。“设计验证的延伸,而不是为了替换为其他验证平台。一些开发商也为回归测试的原型,”他指出。

这就是为什么公司财大气粗利用每个引擎可用。例如,“人们会弹出操作系统使用RTL和模拟,然后像手臂快速模型在混合环境中,“Schirrmeister说。”,而不是引导采取一两个小时,你可以得到它在FPGA快得多。让它更快的缺点是你没有了解硬件调试。设计团队自然做的事情在fpga原型方面更相关。软件启动后循环,你会更关注软件调试方面。当然有助于整个系统硬件/软件集成和验证,因为速度几十兆赫更容易连接外部环境如以太网或USB和PCI Express。你不需要慢下来能像你一样做仿真。硬件/软件绝对是一大推动力fpga原型。”

德舒特对此表示赞同。“设计一个高性能和低功耗设备需要大量的软件,需要在设备上运行。你需要一个高速开发系统做这一切。”

的复杂性软件被称为什么引发了许多的问题需要考虑。“你怎么开车的力量,你如何确保你减少功耗,而且确保你获得高绩效?德舒特说。“谈到设计高级驾驶员辅助系统(ADAS),摄像机和雷达,软件需要做决定。有多少测试用例,角情况下你能覆盖多少?“原型让比可能更多的要考虑只使用模拟。

和所有与硬件同步。“早fpga原型汇集了硬件和软件,“Schirrmeister说。“它可以让你加快你的时间表就像仿真并通过运行周期。但它的软件开发人员,因为它更喜欢更高的速度。”

虚线
其中一个工具被使用与另一个并不总是清晰的,然而。一些设计团队将延伸的边界,特别是当资源稀缺。除了调试功能的差异外,还有一个显著的差异在周转时间一旦设计更改。仿真通常可以逐渐实现这些变化,你可以回到验证的任务在很短的时间。而原型系统也包含增量编译能力,必要的时间从RTL的变化重新建立并运行的原型通常是更长时间。原型因此更有意义,当设计变得稳定而不是当它包含很多bug。

EDA厂商采取了混合方法不仅提供一致的接口,但是一些重叠的功能。Aldec,例如,使用相同的fpga平台和仿真软件工具,加速和co-emulation的不同口味。同样Synopsys对此,导师,节奏都提供虚拟样机,正式的验证,模拟、仿真和FPGA原型使用一些常见的基础设施。

因此,尽管每一种都有其主要应用程序,用例有很大区别,以及使用这些方法的优点和局限性。FPGA原型已经走过了漫长的道路,得到更多的关注,和混合方法和常见的基础设施有消除一些粗糙的边缘为每个这些平台。但与汽车一样,里程可以改变从一个设计,并从一个应用程序到下一个。