填补混合信号验证的空白

半导体工程公司坐下来讨论混合信号验证与英飞凌混合信号验证组工程师Haiko Morgenstern合作;Micronas CAD经理Gernot Koch博士;Pierluigi Daglio，意法半导体AMS设计验证流程经理;以及AMS市场部经理Helene ThibierozSynopsys对此。以下是那次讨论的节选。

SE:当今工程师在混合信号验证中面临的最大挑战是什么?

Morgenstern:设计复杂性。不仅数字内容不断增加，而且巨大的模拟宏也在增加。在模拟宏中，我们有多达10或12个adc，必须进行验证——因此这些宏与数字部分有复杂的接口，等等，最终在混合信号验证中结束。

科赫数字和模拟之间的关系正变得越来越复杂。这并不是说你有一个可以自己验证的数字部分，你有一个可以自己验证的模拟部分——实际上模拟部分是由数字配置的，所以你在控制模拟时有软件交互，你有一个模拟部分通过数字与其他模拟部分通话，所以你需要有一种方法把所有这些都验证在一起。

Morgenstern如果数字部分是由一个高频时钟驱动的，你必须在一定范围内模拟——这几乎是不可能的。数字部分的这种高频率降低了模拟速度。

Thibieroz我们今天也可以看到，如果你看看混合信号验证，首先它被称为混合信号模拟，因为它的领域要小得多;通常来自原理图，你有一个数字块变成混合信号-然后SoC公司开始推动对新方法的需求。特别是当你看到soc因为成本的原因，驱动越来越多的IP，在芯片上变得越来越复杂，因为你必须有越来越多的功能，那么你就处于一个极其复杂的环境中。在这个行业中，你有很多不同的特性被添加给消费者，所以很明显你需要处理一个非常复杂的环境，你也需要，就像Gernot刚才提到的，模拟和数字曾经是相当分离的;现在有了数字控制模拟，模拟控制数字，还有功率域:非常复杂的环境。最后一点，你需要更多的验证。过去可能你可以测试几种组合，但现在你负担不起了。在汽车行业，安全要求，手机也是如此;任何类型的应用程序。客户面临着更复杂的挑战，因此他们需要做更多的验证，他们必须采用比几年前更复杂的组合流。

Daglio我们看到验证工程师这个职业的缺乏，因为一个普通的设计师，最重要的是，人们已经工作了好几年，他们不了解事情的全貌。在我们的例子中，混合信号验证更多地与大量模拟和少量数字块相关，但数字内容正在增长。所以你可以看到模拟设计师不愿意管理数字产品。他们不喜欢语言，他们不想写数字行为块，但他们只想看到晶体管。

SE:为什么模拟设计师如此抗拒数字内容?

Daglio可能是因为很多很多年以来他们都是这样做的。对于新员工，我们尝试从头开始，不仅让他们学习设计晶体管，还让他们从模拟Verilog语言开始学习，并将数字概念牢记于心，就像功率格式UPF一样，这在未来是需要的。我的观点是，我们需要形成一个新的——至少在欧洲——阶层的人，包括验证工程师;他们必须了解晶体管、模拟行为建模、数字行为和电源管理。

Thibieroz行为建模我看到了两个潜在的挑战。一个是技能和专业知识——你需要一个既懂数字又懂模拟的人。就像当你谈论Verilog AMS时，它是混合结构，所以总有一种可能性，你创建了一个模型，它要么不准确，要么在性能方面不高效，然后还有，当你建立任何类型的行为模型时，在某种程度上你必须校准它们。所以这对公司来说是相当昂贵的。如果你看看周期时间，如果你需要几个星期来开发一个模型-你没有开发模型所需的专业知识，你需要校准它们，到那时你将在晶体管水平上运行一切，如果你的模拟器表现得足够好。很快就变成了一种权衡。

SE:我们是否就混合信号验证的起点达成了一致?

Morgenstern我们没有这样的东西。

科赫首先，这不是项目计划的一部分，但人们开始设计他们的东西，然后他们发现他们需要验证它。

SE:验证不应该是整个项目计划的一部分吗?

科赫:是的，应该是。

Thibieroz我想这就是为什么我觉得混合信号很有趣，也很有挑战性，因为你要和客户A、客户B、客户c交谈。客户A可能只是在做功能验证。他们需要一个高水平的模拟演示，对他们来说这很好，他们没有高精度的模拟。如果你深入了解欧洲客户，你会发现他们面临着非常复杂的情况。例如，如果你看看你正在使用的高级SPICE模型，它们处理很多非线性，很多复杂的反馈循环，在那里你不能强迫它们有一个基于函数验证实数模型的单一流程。然后是语言的概念，你想要更多的Verilog, VHDL, Verilog AMS;我认为，当公司已经习惯了特殊的流程和特殊的语言时，这也变成了一个偏好问题——你开始依赖它们。

Daglio:是的，因为有时这些团体分布在世界各地。美国的一些人喜欢使用某些语言，欧洲的一些人使用其他语言。也许你收到一些网表与示意图来自另一个网站;你必须把所有的东西放在一起，让所有的东西都在一起说话。

科赫在理想的情况下，你不必为此烦恼。在数字领域，这是可行的——你可以有Verilog块，你可以有VHDL块，你可以有System Verilog，任何你想要的东西，东西之间相互交谈，它就是工作的。一旦你引入混合信号和模拟，你就有了Verilog AMS建模，如果你想让System Verilog与Verilog AMS对话，你必须设置不同于如果你想让System Verilog与SPICE对话——这有点复杂。

Thibieroz我认为它会变得更加复杂，因为你引入了传感器的使用，就像指数使用一样，对于传感器，你需要很高的精度来建模。你会在系统层面上做这件事吗?就像我们将不得不开发新的流程，而不是针对一个客户的一种解决方案。这完全取决于它们所需的准确性、功能、性能和能力以及它们所拥有的语言。

Daglio:在过去，我们也混合来自不同供应商的工具，但现在电路变得更加复杂，你需要在一个供应商下拥有一个系统，因为你必须考虑太多事情。在过去，转换器是非常容易的，只有一些门槛;现在他们必须是聪明的转换器，他们接受自己的一些东西。如果你有一个单一的供应商解决方案，你最好让所有的东西一起说话。

SE:那么，你的整个设计流程都来自一个供应商吗?

Daglio:整个，不。混合信号的仿真、验证。总的来说，这取决于你是否可以插入一些你需要的点工具。当然，在任何情况下，在流程的所有步骤中，工具之间的关系都变得越来越紧密，因此很难将不同供应商的工具拼凑起来并使它们一起工作。此外，因为供应商不喜欢他们的工具与其他工具有太多的对话。他们喜欢说话，但不会太多。

科赫我认为整个模拟和数字之间的接口设置，甚至在一个范围内超出了我的期望。我希望看到更多的自动化;我不确定这是否可行。我真的不需要设置所有的高电压和低电压，因为它已经在我的原理图中，我的SPICE网络列表知道它。如果你查看SPICE网表并解释它，你就能找到答案。我认为，大部分工作都可以自动化，或者应该自动化。

SE:在混合信号验证流程中还有哪些需要自动化?

Daglio:几年来，我们一直试图寻找行为模型生成的自动化，但我们现在无法找到一个在模拟部分工作良好的有效解决方案，并试图推动设计师尝试这些解决方案。我认为EDA可以在自动或半自动的行为建模生成中做一些事情，因为就像我之前说的，模拟设计师仍然非常害怕学习这种语言。

科赫:不仅如此。这也是一个利益问题。模拟设计师对顶层设计不太感兴趣所以他们需要激励如果他们要写模型他们为什么要这么做呢?只是告诉他们，他们必须这样做，这对他们自己没有好处，没有帮助。他们需要看到其中的好处。

Daglio:当我们说服模拟设计师描述他们的模型时，他们使他们的模型如此精确，以至于模拟速度比晶体管慢，因为他们在单尖峰中建模，它们将在电路中，所以最终，加速模拟是没有用的。这是我们需要解决的另一件事。

SE:模拟设计人员愿意采用新技术的动机是什么?

Thibieroz我不会完全同意，Gernot，因为那不是我所看到的。我们已经看到模拟设计师越来越担心，因为数字验证团队要求他们提供模型，直到几年前，他们还会提供不一定带有校准的模型——因为它会走动，他们认为它是可以的。所以他们意识到今天的soc的复杂性，这种方法在某些时候会被打破，所以他们需要校准，他们需要脱颖而出，他们需要从数字和模拟验证中合并能力，这不仅是行为建模的角度，也是从一般的验证角度，提出一个更先进的方案。在行为建模的背景下，如果你观察混合信号，它开始于SPICE水平上的Verilog AMS。然后这被引入到混合结构-模拟和数字....很明显，越来越多的人在一起工作，以提出可以使用的新标准，这可以减轻一些限制，因为模拟工程师显然需要它。如果他们将不得不向数字验证对手提供行为模型，确保它得到很好的实施，确保它得到校准，这是有很多问题的。

科赫我看不出有什么矛盾。当然，如果你告诉模拟人员他们必须提供模型，他们需要有一种方法来做到这一点，他们需要学习如何做到这一点。再说一次，他们的个人利益在哪里?他们如何从编写这些模型中获益?