获胜者还没有确定,但最喜欢的是SystemC和系统Verilog。
关于英语语言的问题是正确的一遍又一遍。客户开始理解的好处在系统级建模和分析,他们必须解决这个问题的第一步开始。
什么语言应该用于ESL-SystemC SystemVerilog, UML或M ?从技术上讲,您可以创建一个ESL / TLM平台在任何语言你会喜欢。我看到大公司在所有这些系统级建模语言,然后一些C / c++,硬件描述语言(VHDL),甚至是Java,已经被用来在系统级别进行不同程度的分析。虽然在语言的选择是主观的,它是一个好主意的理解权衡使用一种语言与另一种语言。这些交易包括语言结构和语义,以及问题语言本身之外的工具支持,第三方知识产权的可用性和访问知识渊博的工程师。
虽然所有的语言都有支持者所提到的,我看到两个主要语言组织应用和交易今天Verilog SystemC和系统。在非常高的水平,语言之间的差异是非常简单的描述。SystemVerilog主要是集中在验证和维护所有的RTL级重点继承自其Verilog基础。测试生成,增强相关的断言定义和覆盖指标都是很有价值的功能,以及所有与RTL实现密切相关领域。SystemC c++。定义SystemC扩展库和标准c++语言适合事务级模型定义和仿真建模的水平。
因为SystemC基于c++,有大量有经验的用户和现成的例子和库可用于广泛的功能建模应用程序。SystemC构造添加特定于硬件的能力足以让语言支持TLM建模没有陷入困境的复杂性引入验证应对挑战的能力。
我看到许多客户一起使用这两种语言和使用语言。你们所有的人来说,探索创建ESL的选择模型和模拟,权衡你看着什么?你的最终决定是什么?我欢迎任何评论的读者了解所有可能的英语语言之间的选择和方法。
- - - - - -技术销售工程师乔恩•麦克唐纳,导师图形
|
|
|
|
|
|
|
|
|
|
留下一个回复