在培养实验室中发现SIPI问题已经太迟了。
尖端芯片设计从来都不是一件容易的事，但它正变得越来越难。通信系统的快速发展推动了数据传输速率的提高。随着人工智能(AI)应用的出现和对数据处理需求的增加，高质量的数据传输越来越重要。更快的数据速率和更复杂的协议加剧了信号完整性和电源完整性(SIPI)的遵从性挑战，需要智能设计和分析自动化工具。下图仅显示了一个示例:在一代又一代的双数据率(DDR)存储器中，对符合标准的需求不断增长。
简单来说，SIPI就是要保持数据和电源的干净，最小化串扰、噪声、抖动和符号间干扰(ISI)。封装、基板、PCB和背板之间互连的高性能系统，包括多模具系统，都需要检查信号和电源轨道质量，否则就有故障风险。在培养实验室中发现SIPI问题在项目中为时已晚;问题必须通过硅前分析来检测。设计工程师使用信号和电源完整性工具在模拟阶段早期检测系统设计问题。这最大限度地减少了由于SIPI错误而导致的芯片转向风险，缩短了上市时间(TTM)。
工程师必须确保高速数据传输的准确性和完整性，这就是SIPI EDA解决方案发挥作用的地方。对于测试I/O接口IP、内存输入/输出(I/O)或控制器I/O的芯片设计人员来说，信号和电源完整性至关重要。对于印刷电路板(PCB)工程师来说，检查PCB上的通道是否能够在数据完好无损的情况下有效地完成数据传输工作也是如此。两者都必须确保信号质量，并必须在模拟阶段解决由于更高的数据速率导致的信号退化所引起的任何潜在问题，包括:
为了加快信号和电源完整性合规的时间，任何有效的SIPI解决方案都必须满足三个关键要求。
Synopsys PrimeSim HSPICE及其与PrimeWave Design Environment的集成满足了所有这些需求。PrimeSim HSPICE用于硅精确晶体管级模拟，是PrimeSim电路模拟系列的关键组件，提供几个关键功能:
Synopsys PrimeSim SPICE是gpu加速的高容量引擎，有助于模拟具有后布局寄生的大规模系统，从而在实际时间内实现全晶体管级别的最终验证。这两个模拟器都可以在服务器群或云上的批处理作业中运行，以减少周转时间并进一步转移项目。用户可以很容易地构建脚本来控制他们希望一次提交多少个作业。它们还可以控制在每个服务器上启动的作业数量，并在提交下一组作业之前检查它们是否已完成。
Synopsys PrimeWave Simulation Environment可用于设置仿真变量和参数，选择所选的模拟器，并在时间、频率和统计等多个领域设置分析，以从所有可能的角度完成仿真视图。Synopsys WaveView可用于可视化仿真结果，并比较和测量设计参数。
有了这些功能和更多的功能，设计人员可以确保他们生产的芯片将满足所有标准的要求，并在第一块硅的培育实验室工作。
想要了解更多，请加入信号和电力完整性特别兴趣小组．
|
|
|
|
|
|
|
|
|
|
留下回复