芯片FPGA如何NOC(网络)逃位操作路由结构。
从最初的介绍fpga几十年前,每一个新的体系结构继续使用位操作路由结构。虽然这种方法已经成功,高速通信标准要求的崛起日益片上总线宽度能够支持这些新数据率。这种限制的结果是,设计师通常花费了大量的开发时间试图实现定时关闭,牺牲性能以地点和路线的设计。
传统FPGA路由是基于许多个别段运行水平和垂直在FPGA中,开关盒在水平和垂直的十字路口路线,使路径连接。路径从任何来源的任何目的地在FPGA可以由这些片段和开关盒。这种统一的FPGA结构路由使极端的灵活性实现任意逻辑函数,对于任何数据路径宽度在FPGA结构。
位操作路由在fpga非常灵活,它有缺点,每一部分将延迟添加到任何给定的信号路径。信号,需要跨越长距离在FPGA将导致延误每个连接的部分,放缓的性能函数。位操作路由的另一个挑战是交通拥堵,要求信号路径绕道拥堵,从而招致更多的延误和进一步导致性能降低。
Achronix看到这一挑战为契机,开发一个新的架构,可以消除传统的FPGA设计挑战和提高系统的性能。Achronix的解决方案是创建一个革命性的2 d高速网络芯片(NoC)上传统的分段FPGA路由结构的新Speedster7t FPGA的家庭。Speedster7t NoC连接到所有的片上高速接口:400 g以太网的多个港口,作为PCIe Gen5, GDDR6 DDR4/5。
NoC的内部包含一个数组的行和列分配网络流量在FPGA织物横向和纵向。主人和奴隶NoC接入点(午睡)位置每行和每列的NoC十字架。这些小睡可以NoC之间的源或目标和可编程结构。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
留下一个回复