而成熟的IPs承诺简单,工程造价低,现实不是那么简单。
半导体设计公司都竞相差异化通过集成和交付更多的功能在他们的soc同时解决权力的共同关注,性能和成本。
这种全球竞争导致急剧上升的数量在任何给定的SoC设计ip集成。随着一代又一代的soc被制造出来,一些设计的IPs反复使用达到涅槃的状态。他们仍然有用和需要当前soc,但是从发展的角度转换到成熟状态,作为他们的规格已经企稳并没有改变太多。这些类的设计ip现在通常被称为低碰IPs。
低接触设计IPs通常的soc集成到一代很少变化。变化的形式更新一些可配置参数,编辑控制/状态寄存器,地址空间分配或的实例数量的变化来满足目标SoC的要求。一些例子的低接触IPs计时器,遗留中断控制器,通用IOs (GPIO)和实时时钟(RTC)等。
SoC经理的挑战:工程资源分配
理想情况下,SoC经理希望投资最小数量的工程资源低碰IPs。这是因为两个原因。首先,低接触IPs没有足够的工作来保证专用工程资源,其次,这些宝贵的工程资源可以做区分为活动设计IP的发展工作。
低接触设计IPs基于他们的设计复杂性和可配置性卫生处理和集成不同的时间。由于缺乏准确的工作量,数据和必要的设计文档,由于他们已经使用了许多出类拔萃,几乎所有的低接触设计ip被分为简单和容易接近。许多设计师将担保,这种假设可能会有风险。
分配最少的一个设计和验证工程师这些低接触设计IPs迅速加起来相当数量。因此,它就变成了痛苦的SoC经理证明这些数字看设计的高层管理复杂性和严酷的IP从离地面一万英尺的高度集成和验证。
工程师的挑战:困在“简易”的偏见
另一方面,为了优化工程资源,工程师们确信自己和支持多个低接触设计IPs说没有所需的许多变化。他们被告知,“所有这些需要一些非常容易变化,快速集成和运行完备性测试表明,设计的IP是健康的。这是所有!“但不幸的是,这从来都不是如此。
在现实中,工程师最终面临以下挑战:
最后,当工程师进行工作经过几个月的努力,他们仍会忙证明为什么“简易”设计IP花了很长时间。所有我们要做的只是改变一些配置参数。为什么要这么长时间?额外的工程资源在保持进度导致心痛SoC经理。
最后,工程师们就不敢碰“低接触设计IPs。”
如何解决这种缺乏上下文的挑战?
我们不能随意调用设计IP低接触设计IP。我们需要定义过程符合设计IP作为低接触IP。这个过程必须是:
低接触设计IPs的背景下应该能够提供以下文档,元数据和指标。
我获得的投资过程符合和保持上下文?
听起来像额外的工作吗?
是的,有一些工作,但具有较高的投资回报率。如何?
首先,完善卫生处理和集成的过程关键低接触设计ip,因为未来生产这些IPs是有限的。所以你不确定性与这些设计IPs应该最小化。你想要的最后一件事就是SoC时间表下滑由于这些IPs低联系。
SoC设计经理可以优化工程资源的低接触设计ip通过创建一个共享池的工程师为一组低接触设计“诱导多能性”,而不是分配专门的工程师。从池中工程师可以快速跳转到任何的低接触设计IPs,加载上下文,集成在一个SoC,清洁它,继续下一个动作。这个可以直接转化为节约成本在工程资源。
还有,它没有束缚工程师具体低接触设计IPs。它创建灵活旋转工程师在设计IPs公司允许冗余和激发学习新东西的工程师。
怎么走呢?
你可以重新发明轮子以最优的方式解决这个问题或者从ClioSoft看看designHUB。
designHUB支持定义自定义工作流需要符合低接触设计ip通过匹配标准和基准的组织和团队。它提供了一个“IP重用生态系统”,使企业内设计师分享所有的元数据和络脉设计IP使它容易发现。设计数据可以存储在不同的地方- SOS, Git,必然地,SVN或NAS。由于designHUB不可知论者的设计数据存储,它是单一公司内部门户访问任何IP或SoC设计的所有信息。
designHub的“统一仪表板”允许容易和中央位置跟踪设计和验证指标。度量提供了干净的基线状态的设计IP重用。
不仅可以提高IP复用效率,工程资源,节约成本和提高IPs的质量,但也维持在整个生命周期设计的IP。
anand Shirahatti代表ClioSoft这个博客中写道。
留下一个回复