确保IC方案将满足工艺性和性能的要求。
与传统系统芯片(SoC)的设计过程,已完全限定的形式验证方法体现在流程设计工具(此后),芯片设计公司和外包半导体装配和测试(OSAT)供应商通常没有集成电路(IC)包合作设计签字验证过程确保IC方案将满足工艺性和性能的要求。包死通常使用多个过程和多个铸造厂生产,不仅提高了水平的复杂性,也增加了需要一个过程,可以确保这些不同的产品可以生产在一个包中。
没有公司的SmartPackage PADK、包装设计师设计高密度扇出(处于明显的劣势HDFO)包而为芯片设计集成电路设计同行。IC设计者可以使用验证工艺设计包(此后)铸造厂不仅减少他们的风险,而且还极大地提高他们的整体生产力通过实现,可重复的、经过验证的验证技术。缺乏正式HDFO验证程序包设计师意味着他们必须与记录规则依赖于解释和/或每次提交不同的流程包装设计基板制造商。此外,新的HDFO类的包现在进入市场合并再分配层之间的交互(rdl)和硅,所以传统的死亡之间没有明显的分离和包,需要一个统一的合作设计流程。
有多个原因传统IC-centric物理验证解决方案不为包验证工作。从物理检查的角度来看,IC-centric验证工具依赖GDSII或类似的布局格式的输入。因为这些格式不包含几何信息是在垂直方向的位置,这些信息通常是通过推断层映射。从这种层映射和典型layer-naming约定的使用,它可以推断出,例如,metal2垂直高于metal1和低于metal3,和层的电气连接可以通过适当的存在通过建立层。所有几何图形映射到同一层的数据类型指示器被认为是共面。几何图形在同一层重叠或邻接被视为如果他们,事实上,一个多边形,将面具一代过程中合并。
这个设想的过程分解在多个进程的任何类型的包。甚至考虑最简单的情况下一个死的wafer-level包这是连接到球阵列。如果使用层映射的传统方法,它必须确保分配层(RDL)不能冲突路由在包一层所使用的任何可能被放置在包的死,这种做法几乎是不可能的,因为模具可以来自任何铸造或工厂,可以生产任何流程节点。通常是没有从一个铸造共性在层映射到另一个,甚至在某些情况下,从一个节点到另一个在同一铸造。然而,如果没有这个保证,设计规则检查(DRC)工具解释几何图形位于同一层的几何图形包RDL平面和考虑这些几何图形如果合并,的时候,在现实中,他们之间有一个明显的垂直位移。
“包装组装设计工具包”的目的就是这样IC铸造工艺设计的设备确保可制造性和性能使用标准化的规则,确保一致性的过程。组装设计装备行业可以提供很多好处:减少包失败的风险,减少设计周期,增加了包装的商业机会和增加使用先进的IC卡包。
那么,这样一个PADK应该包括什么?显然,它必须包括一个物理验证和一个提取结果的解决方案。验证工程师必须能够独立核实每一项,在接口级别(die-to-die、die-to-package等)。所有这些过程都应该独立于任何特定的设计工具或用于创建装配过程。此外,一个完整的PADK必须在集成电路和工作包装域,这意味着必须支持多种格式。最后,所有这些验证过程必须经过验证。
但PADK不仅仅是验收要求。包装设计师需要验证的技术文件设计创建工具;创建这些文件作为公司发展的一个详细的参考流程HDFO技术过程。
PADK可以证明一个物理验证解决方案的可行性,使包装规则独立于任何特定的包装设计或死亡的过程。最初的步骤包括需求和责任的定义,其次是特定的检查和流动的发展。的目标是创建一个方法提供一个完整的堆叠系统,包括刚果民主共和国和lv在每个元素上执行独立,在接口层面,以及支持装配检查。
公司接受的责任写的设计规则定义程序集应该是什么样子。第一项决定是:需要执行设计规则检查和布局与示意图(lv)比较包。设计规则必须被创建,解决包有关要求。例如,规则需要跟踪连接在包的设计,包括细节,如大小、距离,等。一个问题是包裹跟踪宽度可以取决于他们是否死亡,死亡,或外完全死去。
PADK工作吗?是的,一个规则文件创建了专有HDFO过程。可以使用这个规则文件的公司目标包装技术在公司,不管过程节点死亡是什么,或有多少死在包。规则文件检查包的生产约束RDL和die-to-die约束和验证通过包从die-to-die和die-to-BGA连接性。公司现在让这个规则文件提供给客户利用HDFO包装技术支持multi-die集成。
PADK提供了一个标准化的流程,以确保可制造性和装配先进的IC包。在创建PADK是一个非平凡的努力,使用PADK可以减少包失败的风险,同时也减少了周转时间和确保大容量产生的结果。通过实施标准化,证明过程,企业可以改善他们的首次成功率和整体产品质量。
|
|
|
|
|
|
|
|
留下一个回复