快速的虚拟原型的关键因素来理解。
高中时我们班分为两个阵营:塞纳和迈克尔-舒马赫的粉丝。不管营地,真正的加热问题是司机或赛车更重要。多年来我失去联系,我不记得如果这些讨论得出结论。现在,25年后,让我试着参与稍微相似但希望更加平衡的调查:是什么造就了一个虚拟样机快?
我们应该清楚,在仿真期间快速赢得与虚拟样机是不够的。在早期虚拟样机的创建和支持广泛用例更重要的因素需要考虑。同时,虚拟样机的速度取决于其预期的用例。
此外,模拟所需的马力当然取决于系统的复杂性,需要模拟。下面是一个列表的关键技术因素,将针:
优化单线程模拟性能
SystemC本质上是一个单线程应用程序和CPU周期是在内核或SystemC模型。概念(比如时间解耦,量子和直接内存访问(DMI)中所描述的TLM 2.0标准减少内核开销降到最低。这使得最大的影响与指令集模拟器(ISS)和用户的SystemC模块。编写优化SystemC代码需要良好的编码方法和编码勤奋。很难发现瓶颈就通过查看代码的一个关键工具,以改善性能是一个单线程模拟SystemC意识到分析器。一个好的分析器允许您监控参数和实时性能或内核激活数和深入SystemC模块或SystemC时间。我们看到即使是高级虚拟样机团队改善他们的平台性能2-5x只要能够定位和隔离他们的瓶颈。一个好的分析器可以让你收获显著的加速通过识别低挂水果。
SimSight分析器在Synopsys对此仿真器通常解锁2-5x加速
SystemC内核并行仿真的概念
并行仿真技术的基本思想是分配模拟到多个主机cpu。以下两种技术有助于产生良好的结果:
电路仿真的例子来管理同步的单独的虚拟原型和交流不同的主机上运行的核和多核分配模拟核到不同的主机内核。
检查点重新启动,避免模拟
检查点可以跳过仿真通过重新加载以前保存的虚拟样机的仿真状态。这是一个非常强大的方法故障注入用例,需要大量的时间来模拟初始故障注入点。这只能用于虚拟样机和软件运行期间不发生了变化。软件开发人员现在可以重新加载检查点和注入成千上万不同的错误模式。
硬件加速功能
赢得比赛左移位,原型设计团队往往面临着权衡决定从头开始开发一个SystemC模型的重用现有的遗留RTL代码。快速创建一个模型需要努力,重用RTL有巨大的联合仿真模拟速度惩罚。这些情况下混合硬件加速技术带来巨大的好处,现有RTL FPGA或模拟器上运行同步事务边界的虚拟样机。
那么是什么让一个虚拟样机快?这取决于用例。有了正确的投资,软件开发人员可以在他们的指尖和所有重要的技术加速在需要的地方。
|
|
|
|
|
|
|
|
|
|
留下一个回复