什么曾经是一个发展的瓶颈和技术问题已经变成了一个雷区。
在世界半导体物理挑战来来去去。但渐渐地,他们也留下来,最糟糕的时候出现在不方便的地方。
芯片行业面临和解决了一些巨大的挑战。有1微米光刻墙,这是令人费解的。紧接着,193纳米光刻挑战,花费数十亿美元,年的工作来解决。
处理器有热的问题,迫使企业将首先从单核多核架构,然后黑硅和最终的黑暗和温暖的硅。还有内存墙,版本1和2,得到足够的数据在DRAM内存架构的改革要求。
也有一系列的材料问题,这就是为什么铜互联正在取代钴在最先进的几何图形。还有其他材料的研究,以减少泄漏。和也有新的晶体管结构方式在5和3海里,因为finFETs精疲力竭了。他们正在取代nanosheet场效应晶体管,它可以更有效地控制栅泄漏。最近,有可靠性的问题,尤其是在汽车应用程序和云,这就是为什么每个人都在竞相降低过程变异和芯片之间的变化。的例子不胜枚举。
问题不在于这些问题不能解决。这是他们一起出现,有时不一致,根据架构、流程节点和包装方法。在过去,曾经有一个路线图,又名的国际半导体技术发展路线图(也是),提前确定这些问题好。领先的半导体公司认为,测试不同的选项,来达成共识关于从技术和成本角度效果最好。
的死亡也是基于假设的经济效益比例将在2021年结束。可以说他们已经结束,但仍有需求更大的死亡和更大的包。事实上,一些先进的人工智能芯片大小的大,超过十字线,缝合在一起。大脑已经到了极致,创造了一种单片晶圆的大小- 215 mm2(没有提到收益率)。
但也是路线图所提供的是一个预先看问题,这样他们可以以一致的方式进行管理。新架构的出现旨在通过数量级的提高性能,无数的包装选择,各种新的内存类型,I / Os,芯片上的片外互联,硅光子学,不同的基质,在垂直和新的市场需求,甚至不是也是在过去的一部分,正在这更具挑战性。瓶颈随处可见,他们不一定是相同的瓶颈从一个应用程序到下一个,或者从一个市场。
单一设备可能有多个处理元素和I / Os开发的多个流程节点连接到多种类型的记忆。甚至有工作在内存中进行处理和模拟内存存储。曾经是一系列的障碍是现在看起来更像一个雷区,和权衡的数量涉及电力、性能、成本、可靠性和市场增长。改变的是那些权衡不再仅仅是建筑师的责任。他们现在需要实现,测试和测试整个设计周期,甚至与数据反馈。
在某种程度上,芯片行业必须解决一些常见的体系结构,方法,材料,设备和记忆。大的问题是谁将当驱动器。
|
|
|
|
|
|
|
|
|
|
优秀的文章。虽然我知道黑硅,硅是指我不知道暖和。你能提供一个解释呢?