刚果民主共和国运行在每个阶段你构建你的设计是一个简单的,但明显的方式,以避免最后的惊喜。
应用,如深度学习、自主驾驶车辆,5 g网络和移动燃料持续进步IC集成的必要性。设计复杂性增长,压力设计周期时间、过程改进和增加验证需求驱动需要更快、更高效的物理验证流。当前最先进的7和5 nm FinFET过程是复杂的工程壮举。是“法律”一段时间,IC制造商可以容纳更多的晶体管到光刻分划板的极限。例如,在16海里,一个典型的80平方毫米死约有20亿个晶体管,在5 nm同样大小的死有超过120亿个晶体管。铸造厂使用复杂front-end-of-line层堆栈和部署多模式光刻技术在许多面具。这意味着越来越多的面具需要先进的流程。
密度的增加,加上添加过程层的数量和复杂性意味着作为设计师从老节点迁移到7和5 nm物理验证有潜力成为tapeout越来越多的一个瓶颈。预计投诉如:
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
|
留下一个回复