一个有前途的未来IP网络实现互连

SoC设计的复杂性不断增加主要是由于增加了所有电子设备的功能和性能需求。研究Semico研究进行了SoC设计景观显示离散SIP模块的数量继续上升以应对市场需求增加新的应用程序和更丰富的功能集。

表1:1的比较^圣时间SoC设计和SIP块平均增长率

表1比较了2018 - 2023年的复合年增长率增长1^圣时间SoC设计的努力和SIP块的平均数量。毫不奇怪,最大的增长率平均SIP模块在多核SoC先进的性能,同时它有一个适度的数量1^圣设计工作的时间。相反,基本soc增长率最高为1^圣设计和第二高的增长率在SIP街区居民的平均数量的筹码。使用基本的soc在物联网市场提供基本功能和最近,为车辆提供AI(人工智能)推理操作。

AI(人工智能)功能的出现,即使在非常低的成本soc开车增加包括更多的IP块在每个设计的兴趣。Semico甚至会说人工智能功能的出现点燃了建筑的探索和发现半导体市场提供了一个受欢迎的行业调查新机会,非传统SoC处理架构。这创造了一个景观的变化方向很快发生基于人工智能领域的新发展。

图1:不同水平的人工智能功能。来源:Semico研究集团。

图1显示了不同程度的人工智能,因为他们目前了解的今天或未来的部署。很可能会需要超过一个SoC居民在任何时候的一种人工智能功能,并能够处理这些不同的数据流和市场需求。给出改进和进步的速度在人工智能领域,我们有可能看到一些接近四级AI在预测地平线。

新设备提供更多的功能,培育更多的使用离散SIP在硅块和SIP子系统的解决方案。与人工智能相关特性和功能的增加以及许多新的SoC设计,导致爆炸的SIP块和第三方SIP选项。虽然有不同的解决方案增加了复杂性,这些额外的块添加,一个解作为最成功脱颖而出,互连SIP。IP互连提供了机制,允许一个有凝聚力的设计提供最好的机会实现最大可能的性能。

互连SIP的核心问题是每一个SoC和允许设计者将许多不同的SIP模块联系在一起的。这个SIP类型发展,设计师可以依靠它来帮助的布图规划设计虽然仍处于计划阶段。这允许将假定场景提出了SIP到达最优配置块安排和数据流。它还可以提供安全防火墙和电源管理功能。

SoC架构设计不是一个简单的任务给所有不同的离散SIP模块被使用。创建的设计必须同时提供最好的性能在所有不同的数据流。互连的SIP情况更具挑战性,因为这种类型的SIP必须与其它块的设计,必须不断地更新和刷新其他SIP块高度发展。的中枢神经系统内部设计,互连SIP涉及到设计的每一件事。因此,互连必须健壮和可修改的在设计时没有过度增加。除了这些需求是意识到一个单一的设计可能需要处理多个级别的人工智能,这取决于应用程序的功能。一个假设的例子是一个AI-inference SoC的自然语言接口(1级),有一个持续学习功能(要求等级2),作为一个安全专家(三级)制造流程应用程序。将人工智能的功能增加了需要复杂的互连IP解决方案。

这种类型的设计将一个互连的机会供应商因为很少有设计师和公司的专业知识来创建、维护和更新这些复杂的解决方案。虽然非常大的半导体公司有工程资源实现互连的解决方案在内部,大多数小公司不,3的机会^{理查德·道金斯}方互连SIP供应商。

这是一个长久以来的宗旨的第三方SIP市场进入壁垒成为SIP供应商很低而成为半导体公司。一般如此大以来启动成本与设计和生产现代SoC是SIP通常不高,开发成本。互连的SIP供应商这是不同的。大多数其他SIP供应商通常只发展一种SIP,只需要专注于他们的SIP如何产品在设计上与其他几块;与嵌入式内存或CPU核心并行转换器通道作为例子。

因为这些块的进化率都是不同的,一个互连SIP供应商必须定期接口与其他SIP供应商确保捕获这些变化和改进。这是第三方互连IP的一个原因是越来越多的使用和内部努力SoC公司越来越难以实现。这种趋势将继续加速,尤其是在SIP块数量的增加和SoC设计转移到小过程的几何图形。

与大多数其他类别的SIP今天,市场已出现的整合与超音速被Facebook和收购NetSpeed被英特尔收购。这使得Arteris IP和臂的两个主要互连SIP与新公司供应商如Provino和OpenEdges进入市场。

Arteris和手臂有几个IP互连产品,使复杂类型的SoC架构和提高产品针对这些发展新兴的人工智能架构。

• 的Arteris FlexNoC AI包自动生成网格,环和环互连拓扑。编译器与黑盒方法,SoC架构师还可以编辑生成的拓扑和优化每个网络路由器,如果需要的话。
• FlexNoC弹性包补充FlexNoC织物IP和实现硬件可靠性和功能安全特性所需的汽车ISO 26262和IEC 61508的合规和增强企业SSD的耐力。
• Ncore缓存相干IP互连提供了多个可配置snoop过滤器,多个可配置代理缓存和模块化、分布式架构提供系统架构师最先进的技术和创新更多的自由度。

手臂提供三个姓CoreLink IP互连产品。手臂下面的家庭提供了一个解决方案。

• CoreLink复合材料- 600提供了一个高度可配置和可伸缩的网状网络解决方案为扩展设计高性能的基础设施包括网络和服务器的应用程序。它提供了一个可伸缩的系统一致性在多核异构处理器系统。
• cci CoreLink cci - 550 - 500, cci缓存相干互连的- 400提供了一个解决方案,优化效率高的应用程序包括移动大。小处理。这个IP互连提供了最小的和最低功率多集群互连的手臂。
• CoreLink nic - 450, nic - 400和nic - 301提供了一种网络互连的解决方案,完全可配置的SoC连接在所有应用程序。这个产品线提供了分层、低延迟和低功率连接和飞机对较小,单处理器的设计。这个生产线是一个伴侣对I / O互连一致性和其他SoC连接CoreLink缓存相干互连和连贯的网状网络。

所有这些产品都是针对减少水平的设计工作需要创建和配置一个复杂的SoC。需要健壮的、可维护的互连SIP变得更加重要,因为设计迁移的过程几何曲线下面7海里。随着这些几何图形和居住的晶体管继续萎缩,不幸的是,没有电线连接它们。因此,继续需要在复杂的设计是有效的路由这些电线,确保最高性能是可以实现的。

一个高效互连技术将允许设计师减少占用面积与布线网络通过允许更有效率,自动放置电线。这减少了布线所需付出的努力程度,给设计师更多的时间专注于其他领域的设计。除了这个好处外,其他领域的改进设计工作提供设计师:

1. 缓解时间关闭
2. 实现更高的操作频率
3. 改变IP容易
4. 减少布线拥挤
5. 电源管理功能
6. 内置的安全功能和防火墙
7. 提供一个路线图的未来计划的设计者

基于这些产品和它们的属性,Arteris定位在互连SIP市场继续作为一个领导者。此外,持续改进的广度和范围互连SIP主张更多的情报被注入到这种类型的产品SoC设计的好处。Arteris的愿景和改进互连SIP可以带来什么好处,SoC设计人员和它们作用于这一愿景。Arteris继续推出创新的SIP帮助能力的新时代建筑探索和发现人工智能的出现引发了。这新一波的创新是发生在合适的时间来保持市场的增长和Arteris继续创新随着这一趋势。每一位领导者都做的事情。