消除系统瓶颈和提高效率之间通过使用缓存功能块和外部内存。
芯片系统(SoC)架构师有一个新的内存技术,最后水平缓存(LLC),帮助克服设计障碍的带宽,延迟和功耗megachips高级驾驶员辅助系统(ADAS),机器学习,数据中心的应用程序。有限责任公司是一个独立的内存缓存之间插入功能模块和外部内存来缓解矛盾的需求。在本地处理内存访问,LLC消除系统瓶颈和提高整体效率。有限责任公司是高度可配置的,可以有效地处理各种各样的数据流量在SoC的设备。尽管他们被称为“最后的水平”缓存,所有芯片architechure被放置在不同的位置,不仅在内存控制器。
图1:三LLC的一个视图SoC设计的用例。来源:Arteris IP
图1演示了内存设计特性支持高度复杂的SoC设备的有限责任公司。它演示了如何LLC内存技术可以直接添加缓存SoC总线,允许芯片设计者提高性能和用电而重用处理器架构。
关键设计的优点
首先,专用llc显著缩小芯片上的处理器等待内存访问的时间完成。这降低了系统延迟和提高SoC的性能。第二,LLC的使用内存技术提高SoC设计通过优化内存的交通效率。换句话说,llc的可配置的大小和组织支持和运行时,允许soc设计满足要求的需求应用,如ADAS和自动驾驶。也可以添加到任何公司先进的可扩展接口(AXI)公共汽车,从而减少交通拥堵的物理布局SoC设备。有限责任公司技术功能单一的一套主/从AXI港口,增加缓存访问接口的数量和提高SoC设计的性能。
Arteris IP互连技术解决方案供应商,推出CodaCache LLC高性能SoC设计。CodaCache IP允许SoC设计人员直接附加内存缓存通过内置的一个片上互连AXI4主/从接口或IP供应商的非相干性的FlexNoC互连。
功率效率,另一个优势llc带给SoC的设计,减少了内存访问的数量可以使用耗电DRAM芯片外的链接。一个明显的电源管理功能提供的CodaCache IP是支持的安巴Q-Channel协议,不需要时关闭缓存。
CodaCache LLC可以实现使用64 - 128 - 256 - 512位的宽度,与每个缓存能够整合最多8字节,但较小的缓存大小缓解定时关闭。
便条簿和方式分区
本文概述了优势有限责任公司提供的设计团队;但是,如果有一个突出的特点,它是暂时存储器。
这个独立的内存技术使建筑师加速SoC设计的整合多个非相干性的街区。
CodaCache LLC可以分割,部分或全部的RAM可以用作一个便笺,记忆元素,允许设计师分配一个临时工作区所需的本地存储实时代码,哈希表,静力学和计数器。
有限责任公司技术可以配置为一个便笺RAM基于给定的基地址和所需的多种方式。便条簿功能three-cycle读延迟。在分区方法,每个方法可以保留,因此只有一个特定的ID,称为ScrID或ScrIDs在一组,可以分配给它。所有ScrIDs可以打线方式对于读和写。
图2:在同一芯片暂时存储器工作原理不同的应用程序。来源:Arteris IP
关于系统架构考虑,内存技术允许设计师分区有限责任公司根据大小、性能、布局优化和应用程序需求,SoC设计人员可以把缓存一个IP或一组IP。
例如,高带宽需求可以授权多个AXI端口,或特定频率目标可能会导致SoC设计师缩小缓存内存。同样值得一提的是,小或专用llc缓解时间关闭在SoC的设计挑战。
卑微的内存技术需要的另一个创新把llc的出现。支持这种新的内存技术证明了其潜力减少延迟,功耗和带宽瓶颈。
|
|
|
|
|
|
|
|
留下一个回复