周回顾:设计，低功耗

工具
Synopsys对此首次亮相VC SpyGlass RTL静态信号平台采用新的降噪技术，使用机器学习将噪声降低10倍而不损失结果质量。它还提供全面的CDC和RDC分析，以捕捉实现过程中添加的逻辑问题，并与Synopsys的自动调试系统集成。

有限元分析软件发布RaptorH是一款将Ansys HFSS和Ansys RaptorX结合成单一分析解决方案的工具，可模拟多芯片3d - ic、硅中间体和高级封装的高级纳米硅设计上的电磁现象。它针对5G、3D-IC和RF IC设计工作流程，并提供了克服不必要的电磁干扰的方法。

专业设计推出了proFPGA XCVU37P FPGA模块，基于FPGA的原型解决方案。该模块采用Xilinx Virtex UltraScale+ XCVU37P FPGA(包括HBM)组装，目标是人工智能、深度学习、数据中心、图像/视频分析和其他带宽密集型应用。结合高端PCB材料和高速连接器，新的FPGA模块在常规FPGA IOs上的单端点对点速度超过1.4 Gbps，在多千兆收发器(GTY)上的性能高达25 Gbps。它包含8 GB HBM DRAM，并提供高达1500万门的ASIC等效容量。

知识产权
节奏公布了PHY设计验证IP，涵盖多种协议。VIP支持的接口和协议包括用于PCIe 5.0的PIPE 5.2, USB3和USB4，用于LPDDR4, DDR5和HBM2E的DFI，以及用于CSI-2 2.0和DSI 2.0的MIPI D-PHY/C-PHY。功能包括物理级定时检查，能够驱动协议感知和协议不相关的流量进行全面测试，内置记分牌用于分析接收路径、发送路径和环回，以及对抖动、扩频时钟和误码率的控制。

Synopsys对此宣布经过硅验证的HBM2E PHY IP，在3.2Gbps上运行台积电的N7工艺和CoWoS先进的封装技术。HBM2E PHY提供了409 gb / s的聚合带宽，并通过使用2.5D封装将测试芯片与IP和HBM2E sdram集成进行了验证。

UltraSoC拔开瓶塞CAN哨兵，一种新的IP，为汽车CAN总线增加了基于硬件的安全层。可配置自定义安全规则，CAN Sentinel驻留在总线上，监控车辆ecu的事务，识别可疑活动，防止恶意消息和静音攻击。

Mobiveil发布其compx计算快速链路(CXL) IP。compx控制器是根据CXL 1.1规范设计的，支持主机和Type 1、Type 2和Type 3设备类型。compx还支持双模式，可以配置为作为主机或任何设备类型进行操作。它在一个灵活总线接口上支持多达16个车道，并符合PIPE 5.2规范。它为用户逻辑提供了一个简单的基于数据包的接口，支持128位、256位和512位数据路径宽度，并提供了易于集成的低延迟路径。

Arasan芯片系统首次亮相扩展串行外设接口(xSPI) IP，一个通用NOR Flash接口IP，支持八进制SPI, QSPI，双SPI和SPI接口。它符合JEDEC JESD251 xSPI规范V1.0。xSPI IP还支持JESD216D串行Flash可发现参数(SFDP)。

Secure-IC而且薄荷合作提供从Secure-IC集成加密IP (AES, RSA等)的Menta eFPGAs，旨在简化集成并增强复杂soc中加密安全功能的可编程性。

导师联手与治之RISC-V处理器实现的硬件设计验证流程。两家公司使用谷歌云开源RISC-V指令流生成器来开发和增强验证流，以比较被测rtl的功能行为的相同情况，使用Questa平台环境与Imperas开发的黄金参考模型。

标准与人
Si2推出了一个专注于EDA中的AI和ML机会和技术差距的特殊兴趣小组。Si2设计自动化数据科学家Leigh Anne Clevenger表示:“AI和ML正在改变半导体设计，提高性能和上市时间。”“基于成员公司的兴趣，我们希望SIG提出原型项目，以加速机器学习培训、数据处理和共享等领域的标准发展。”

此外，Si2的oaScript工作组发表ocript 4.0版本在最新的Data Model 6升级中增加了设计分区、多线程并行执行，并支持OpenAccess可用的增强功能。

菲利普·a·哈特曼是收件人获得2020年Accellera技术优秀奖。作为SystemC语言工作组的主席，Hartmann因其对SystemC语言标准、实现和生态系统的进步所做出的贡献而获奖。Accellera技术委员会主席Martin Barnasconi表示:“多年来，Philipp一直是Accellera宝贵的积极成员，推动了SystemC标准的发展，也是SystemC参考实现的代码开发的最重要贡献者之一。”

事件
查看即将到来的183新利 : DVCon将于3月2日至5日在加州圣何塞举行;关键主题包括形式化验证、便携式刺激、IP安全、智能系统设计、AI和ml重点验证、5G验证、UVM策略、功耗感知设计和混合验证。DATE 2020将于3月9日至13日在法国格勒诺布尔举行，并将重点关注嵌入式人工智能、硅光子学和自主系统设计的特别倡议。4月3日上午11:30 -下午1:30，在加州米尔皮塔斯，ESD联盟将邀请投资者吉姆·霍根和Methodics的西蒙·巴特勒进行午餐讨论，讨论如何引导初创公司并成功创建一个新的细分市场。

本周视频
混合原型介绍如何在硬件实际存在之前调试软件和硬件。为什么PSS是如此重要研究便携式刺激标准的好处。