台积电40 nm ULP / LP eFPGA;天线阵列建模;普遍的闪存更新;香料库。
Flex Logix拔开瓶塞一个新的EFLX 1 k eFPGA核心优化客户的需求在台积电40 nm超低功率(ULP)和40 nm低功率(LP)过程的技术。它的目标客户集中在低成本和电源管理。使用一个精简版的相同的软件版本和EFLX 4 k, EFLX 1 k的逻辑核心与900年有368 368输入和输出LUT4等效逻辑能力。EFLX 1 k DSP核心有相同数量的输入/输出但取代一些附近地区的需求方:10 DSP mac,管道在5块,与650年LUT4等效逻辑能力。台积电40 nm的EFLX1K ULP过程将在第三季度硅验证。
有限元分析软件首次亮相在ANSYS 2020 R1推出新功能,包括更新在ANSYS为快速、准确地建模基于天线阵列,以及增加了非常大的模拟解决速度。它还包括预测和解决印刷电路板电磁干扰和运行瞬态热分析。其它新特性包括升级密涅瓦,允许连接到更大的仿真和优化产品生命周期过程,增强仿真流程和数据管理(SPDM)和连接OptiSlang设计方案的评价。机械增加了更多的功能,以更好地处理复杂的、高度非线性和大量的模型,而流利的添加一个简化和简化工作流程,建立了模拟快25%和一个新的代数界面区域密度模型,占不同的阻力和界面区。
MoDeCH推出了其英语电子商务网站,“模型!搜索”,来自日本的扩张。“与模型!搜索,获得设计和仿真模型模拟设计师现在是一个一站式商店,可以单独和按需获取必要的设备模型,这将加快设计过程,“说Masanori Shimasue, MoDeCH Inc .的首席执行长”提供业界领先的模拟仿真模型下载站点将使客户越来越多地依赖于利用PSPICE模拟执行和LTspice完成设计,更少的时间,同时增加仿真结果的准确性。“图书馆包括超过72000的晶体管SPICE模型,被动组件,ICs,免费和付费的模式。
电平发表的通用闪存(UFS)3.1版标准,JESD220E。开发移动应用程序和计算系统需要高性能与低功耗,UFS 3.1引入了新的功能旨在帮助最大限度地提高设备性能,同时减少用电。新更新包括SLC非易失性缓存写入速度,放大一个新的UFS设备低功耗状态针对低成本系统,与其他功能,共享UFS电压调节器和通知时,由于高温性能进行节流。一个可选的新伙伴标准,JESD220-3: UFS主机性能助推器(HPB)扩展,也已出版。HPB扩展提供了一个选项来缓存UFS设备逻辑地址到物理地址映射系统的DRAM。
数字块添加其直接存储器存取控制器Verilog IP核心产品与功能播放视频或数据从内存以及与作为PCIe和UDP / IP网络接口。它支持Xilinx作为PCIe IP传输视频和英特尔/阿尔特拉高达UHD质量。
交易和数字
科巴姆Gaisler公司成功验证首次RISC-V处理器,叫做NOEL-V,使用Aldec的Riviera-PRO mixed-HDL模拟。space-grade设计包括一个先进的7-stage双发射顺序管道并提供4.69 CoreMark / MHz。公司引用工具丰富的硬件描述语言(VHDL)的支持下,刚果民主共和国高级调试和检查功能,编译和仿真速度。
Rambus2019年第四季度报告财务业绩的季总营收为5990万美元,比去年第四季度下降了12.5%。在公认会计准则的基础上,该公司的每股净亏损0.09美元在2019年第四季度,净亏损0.02美元相比去年同期。全年,Rambus看到营收为2.24亿美元,比2018年下降了3%。在公认会计准则的基础上,该公司每股净亏损0.81美元,相比去年每股净亏损1.46美元。
事件
查看即将到来183新利
:FPGA将举行2020年即将于2月23日至25日在海滨,CA,深入学习,包括会话,架构,工具,和安全。DVCon 3月2 - 5日在圣何塞,CA;关键的主题包括正式的验证,便携式刺激、IP安全、智能系统设计、人工智能和ML-focused验证,验证5克、UVM策略和节能设计和混合验证。另外,玛丽·r·Pistilli女性EDA奖提名是开放的;DAC将共存与西方半导体7月19号,2020年在旧金山,CA。
|
|
|
|
|
|
|
|
|
|
留下一个回复