Arm的新许可模型;PSS方法库;优化C / c++。
工具和知识产权
手臂有一个新的访问和授权模型IP。灵活访问允许SoC设计团队启动项目之前许可证IP通过支付每年费用直接访问广泛的技术组合,然后支付许可费用只有当他们致力于制造业,其次是版税为每个单位运输。IP可以通过手臂灵活的访问包括大多数的处理器Cortex-A内- r - m家庭以及TrustZone CryptoCell安全IP,选择马里gpu, SoC系统IP,工具和模型设计和软件开发。
节奏首次亮相便携式测试和刺激兼容规范1.0的源代码形式的Perspec系统方法库和PSS方法文档。PSS方法库使Perspec系统校验客户访问任何SML PSS源代码功能开发模型。此外,图书馆以源代码的形式以及方法文档将提供non-Perspec用户帮助促进采用PSS。新PSS检查方法和图书馆AMIQ使用Eclipse IDE DVT确认新图书馆是PSS语言参考手册兼容。
Silexica发布其基金的最新版本开发工具。准备基金FPGA功能改进和优化C / c++代码的高级合成Xilinx Vivado HLS设计流程,包括代码转换synthesizability,意识到硬件并行性提取,代码重构向导。基金C / c++特性改进的多进程分析包括支持使用POSIX信号量,扩展图形可视化,用户定义的线程的名称,每个处理器的性能评估。
Synopsys对此和植物,Keysight业务,都是合作系统验证复杂网络soc集成Synopsys对此的瘤牛与植物IxVerify虚拟网络仿真系统测试人员。合并后的瘤牛虚拟网络测试仪软件解决方案旨在取代传统模拟网络soc和提供一个全功能的协议测试解决方案和post-silicon使用。
SmartDV宣布验证IP显示端口2.0。贵宾包括一个可配置的总线功能模型(BFM),协议监视和图书馆集成协议检查,并支持所有主要验证语言和方法,包括UVM和SystemC OVM技术。显示端口2.0允许的最大载荷77.37 Gbps,使用迅雷3 PHY层。
Arasan芯片系统拔开瓶塞MIPI D-PHY IP支持2.5 Gbps的速度台积电22纳米SoC设计。符合MIPI D-PHY规范v1.2, IP重用以前多个块硅证明28纳米技术来降低风险,优化利用的台积电22纳米技术节点减少区域和力量。它是结合公司的CSI Tx, CSI Rx, DSI Tx和DSI Rx IP。
Alphawave IP首次亮相其作为PCIe Gen1-5 PipeCORE PHY上可用台积电的7纳米加工技术。IP也可以证明64 gbps PAM4利率pci - express Gen6早期采用者。PipeCORE是高度可配置和可在1、2、4、8、16车道配置。它消耗小于32 gbps的200兆瓦的电力。
交易
之间的合作UltraSoC,南安普顿大学,考文垂大学,网络安全专家咨询铜马担保£2 m(2.51美元)的支持英国创新政府机构在发展中一个芯片上的监控解决方案来识别连接和自主车辆安全与安全问题。随着监控解决方案,集团将建立一个实验演示代表全面汽车功能体系结构和网络安全模型场景测试项目的产出的鲁棒性。
Innovium采用抑扬顿挫的Innovus实现系统为其16 nm TERALYNX 12.8真沸点以太网交换机的数据中心。Innovium援引该工具帮助满足PPA目标和提高整体工程生产力。
Synopsys对此将继续上工作DARPA的豪华开源硬件(豪华)计划专注于模拟/混合信号(AMS)仿真作为电子复兴计划的一部分(ERI)。该公司将使用洛克希德·马丁公司下一阶段的项目提供系统和安全专家。
NSITEXE选择抑扬顿挫的数字设计总流量的高效、高质量的数据流处理器(DFP) IP为汽车和工业应用。NSITEXE引用减少周转时间和75%的力量改善8.5%,性能35%,减少了3.5%的面积与先前相比有竞争力的解决方案。
|
|
|
|
|
|
|
|
|
|
留下一个回复